WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017181481) CIRCUIT GOA CMOS DESTINÉ À RÉDUIRE LA CHARGE D'UN SIGNAL D'HORLOGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/181481    N° de la demande internationale :    PCT/CN2016/083384
Date de publication : 26.10.2017 Date de dépôt international : 25.05.2016
CIB :
G09G 3/36 (2006.01)
Déposants : WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; Building C5, Biolake of Optics Valley, No.666 Gaoxin Avenue, Wuhan East Lake High-tech Development Zone Wuhan, Hubei 430070 (CN)
Inventeurs : YI, Shijuan; (CN).
ZHAO, Mang; (CN)
Mandataire : COMIPS INTELLECTUAL PROPERTY OFFICE; Room 15E Shenkan Building, Shangbu Zhong Road, Futian District Shenzhen, Guangdong 518028 (CN)
Données relatives à la priorité :
201610252411.9 21.04.2016 CN
Titre (EN) CMOS GOA CIRCUIT FOR REDUCING LOAD OF CLOCK SIGNAL
(FR) CIRCUIT GOA CMOS DESTINÉ À RÉDUIRE LA CHARGE D'UN SIGNAL D'HORLOGE
(ZH) 减小时钟信号负载的CMOS GOA电路
Abrégé : front page image
(EN)A CMOS GOA circuit for reducing the load of a clock signal, being provided with an input control module (1), a latch module (2), a reset module (3), a signal processing module (4) and an output buffer module (5). In the input control module (1), a clock signal (CK(M)) only needs to control second and fifth N-type thin film transistors (T2, T5) to be driven, so that the number of thin film transistors driven by the clock signal can be reduced, the load of the clock signal can be reduced, and the resistance capacitance delay and power consumption of the clock signal can be reduced. The latch module (2) uses the reverse-phase scanning driving signal (XGate(N-2)) of theN-2nd-stage GOA unit as an input control signal of a stage transmission signal (Q(N)), so as to solve the competition issue appearing when the stage transmission signal (Q(N)) is inputted, and uses the scanning driving signal (Gate(N+2)) or reverse-phase scanning driving signal (XGate(N+2)) of the N+2nd-stage GOA unit as a pull-down control signal of the stage transmission signal (Q(N)), so as to solve the competition issue appearing when the stage transmission signal (Q(N)) is pulled down.
(FR)L'invention concerne un circuit GOA CMOS destiné à réduire la charge d'un signal d'horloge qui comprend un module de commande d'entrée (1), un module de verrouillage (2), un module de réinitialisation (3), un module de traitement de signal (4) et un module tampon de sortie (5). Dans le module de commande d'entrée (1), un signal d'horloge (CK(M)) ne doit commander que des deuxième et cinquième transistors à couche mince de type N (T2, T5) devant être attaqués, cela permettant de réduire le nombre de transistors à couche mince attaqués par le signal d'horloge, de réduire la charge du signal d'horloge, et de réduire le retard dû à capacité résistive et la consommation d'énergie du signal d'horloge. Le module de verrouillage (2) utilise le signal d'attaque de balayage en phase inverse (XGate(N-2)) de l'unité GOA du N-2ème étage en tant que signal de commande d'entrée d'un signal de transmission d'étage (Q(N)), de manière à résoudre le problème de compétition apparaissant lorsque le signal de transmission d'étage (Q(N)) est fourni en entrée, et utilise le signal d'attaque de balayage (Gate(N+2)) ou un signal d'attaque de balayage en phase inverse (XGate(N+2)) de l'unité GOA du N+2ème étage en tant que signal de commande d'excursion basse du signal de transmission d'étage (Q(N)), de manière à résoudre le problème de compétition apparaissant lorsque le signal de transmission d'étage (Q(N)) est amené au niveau bas.
(ZH)一种减小时钟信号负载的CMOS GOA电路,设置有输入控制模块(1)、锁存模块(2)、复位模块(3)、信号处理模块(4)、及输出缓冲模块(5);在输入控制模块(1)中,时钟信号(CK(M))只需要控制驱动第二和第五N型薄膜晶体管(T2、T5),能够减少时钟信号驱动的薄膜晶体管数量,减小时钟信号的负载,降低时钟信号的阻容延迟和功耗;锁存模块(2)采用上两级第N-2级GOA单元的反相扫描驱动信号(XGate(N-2))作为级传信号(Q(N))的输入控制信号,解决级传信号(Q(N))输入时出现的竞争问题,采用下两级第N+2级GOA单元的扫描驱动信号(Gate(N+2))或反相扫描驱动信号(XGate(N+2))作为级传信号(Q(N))的下拉控制信号,解决级传信号(Q(N))在下拉过程中出现的竞争问题。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)