WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017175392) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/175392    N° de la demande internationale :    PCT/JP2016/061582
Date de publication : 12.10.2017 Date de dépôt international : 08.04.2016
CIB :
G11C 11/406 (2006.01)
Déposants : ULTRAMEMORY INC. [JP/JP]; Access Bldg. 3F, 11-8, Asahi-cho, Hachioji-shi, Tokyo 1920083 (JP)
Inventeurs : YAMADA, Yasutoshi; (JP).
OISHI, Akihisa; (JP)
Mandataire : SHOBAYASHI, Masayuki; (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEUR
(JA) 半導体記憶装置
Abrégé : front page image
(EN)The purpose of the present invention is to achieve a system for solving a row hammer issue without significantly increasing a DRAM chip area. A semiconductor storage device comprises: a memory unit including a plurality of memory cells; an address latch unit that receives an active command and an address therefor, and latches and holds the address every time the active command is received; a refresh control unit that, when receiving a refresh command, instructs a memory access control unit to carry out a regular refresh operation while instructing the memory access control unit to carry out an interrupt refresh operation for an address near the address latched by the address latch unit; and the memory access control unit that carries out the regular refresh operation and the interrupt refresh operation for the memory unit on the basis of the instruction from the refresh control unit.
(FR)L’objectif de la présente invention est d'obtenir un système pour résoudre un problème de martèlement de mémoire sans augmenter significativement une aire de puce DRAM. La présente invention concerne un dispositif de stockage à semi-conducteur comprend : une unité de mémoire comprenant une pluralité de cellules de mémoire ; une unité de verrouillage d'adresse qui reçoit une commande active et une adresse pour celle-ci, et verrouille et conserve l'adresse chaque fois que la commande active est reçue ; une unité de commande de rafraîchissement qui, lors de la réception d'une commande de rafraîchissement, donne l’instruction à une unité de commande d'accès mémoire d’effectuer une opération de rafraîchissement normale tout en donnant l’instruction à l'unité de commande d'accès mémoire d'effectuer une opération de rafraîchissement d'interruption pour une adresse proche de l'adresse verrouillée par l'unité de verrouillage d'adresse ; et l'unité de commande d'accès mémoire qui effectue l'opération de rafraîchissement normale et l'opération de rafraîchissement d'interruption pour l'unité de mémoire sur la base de l'instruction provenant de l'unité de commande de rafraîchissement.
(JA)DRAMのチップ面積を大きく増大させずに、RowHammer問題を解決する仕組みを実現することを目的とする。 複数のメモリセルを備えたメモリ部と、アクティブコマンドとそのアドレスを受信し、アドレスを、アクティブコマンドを受信する度にラッチし保持するアドレスラッチ部と、リフレッシュコマンドを受信した場合に、正規リフレッシュ動作をメモリアクセス制御部に指示するとともに、前記アドレスラッチ部がラッチしたアドレスの近傍のアドレスに対して割込みリフレッシュ動作をメモリアクセス制御部に指示するリフレッシュ制御部と、リフレッシュ制御部からの指示に基づき、正規リフレッシュ動作及び割込リフレッシュをメモリ部に対して実行するメモリアクセス制御部と、を含む半導体記憶装置である。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)