WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017046153) PROCEDE D'INTEGRATION D'AU MOINS UNE INTERCONNEXION 3D POUR LA FABRICATION DE CIRCUIT INTEGRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/046153    N° de la demande internationale :    PCT/EP2016/071674
Date de publication : 23.03.2017 Date de dépôt international : 14.09.2016
CIB :
H01L 21/60 (2006.01), H01L 23/485 (2006.01)
Déposants : 3DIS TECHNOLOGIES [FR/FR]; 478 Rue de la Découverte 31670 Labege (FR)
Inventeurs : GHANNAM, Ayad; (FR)
Mandataire : ARGYMA; 36 Rue Alsace Lorraine 31000 Toulouse (FR)
Données relatives à la priorité :
1558544 14.09.2015 FR
Titre (EN) METHOD FOR INTEGRATING AT LEAST ONE 3D INTERCONNECTION FOR THE MANUFACTURE OF AN INTEGRATED CIRCUIT
(FR) PROCEDE D'INTEGRATION D'AU MOINS UNE INTERCONNEXION 3D POUR LA FABRICATION DE CIRCUIT INTEGRE
Abrégé : front page image
(EN)The invention relates to a method for integrating at least one interconnection for the manufacture of an integrated circuit, including a step of depositing at least one insulating body (7) onto a substrate (1) including a horizontal surface (1a), said insulating body (7) comprising a first wall (7b) extending from the horizontal surface (1a) of the substrate (1) to a high point of said insulating body (7), and a step of depositing a one-piece electrical structure (9) which is made of an electrically conductive material and extends on the horizontal surface (1a) of the substrate (1) and the first wall (7b) of the insulating body (7), the first wall (7b) being vertically angled by more than 10 µm and having a rising slope extending from the horizontal surface (1a) of the substrate (1) to the high point of said insulating body (7).
(FR)Un procédé d'intégration d'au moins une interconnexion pour la fabrication d'un circuit intégré comprenant une étape de dépôt d'au moins un corps isolant (7) sur un substrat (1) comportant une surface horizontale (1a), ledit corps isolant (7) comportant une première paroi (7b) s'étendant depuis la surface horizontale (1a) du substrat (1) jusqu'à un point haut dudit corps isolant (7) et une étape de dépôt d'une structure électrique monobloc (9) en matériau conducteur de l'électricité s'étendant sur la surface horizontale (1a) du substrat (1) et la première paroi (7b) du corps isolant (7), la première paroi (7b) étant inclinée par rapport à la direction verticale supérieure à 10 µm et possédant une pente croissante depuis la surface horizontale (1a) du substrat (1) jusqu'au point haut dudit corps isolant (7).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : français (FR)
Langue de dépôt : français (FR)