WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017035048) DISPOSITIF À CIRCUIT INTÉGRÉ AVEC CŒUR DE PROCESSEUR SÉLECTIONNABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/035048    N° de la demande internationale :    PCT/US2016/047959
Date de publication : 02.03.2017 Date de dépôt international : 22.08.2016
CIB :
G06F 15/78 (2006.01), G06F 1/22 (2006.01)
Déposants : MICROCHIP TECHNOLOGY INCORPORATED [US/US]; 2355 West Chandler Blvd. Chandler, Arizona 85224-6199 (US)
Inventeurs : STEEDMAN, Sean; (US)
Mandataire : SLAYDEN, Bruce W., II; (US)
Données relatives à la priorité :
62/208,090 21.08.2015 US
15/241,851 19.08.2016 US
Titre (EN) INTEGRATED CIRCUIT DEVICE WITH SELECTABLE PROCESSOR CORE
(FR) DISPOSITIF À CIRCUIT INTÉGRÉ AVEC CŒUR DE PROCESSEUR SÉLECTIONNABLE
Abrégé : front page image
(EN)An integrated circuit device includes a first processing core operable to process a first instruction set, a second processing core operable to process a second instruction set different from the first instruction set, a plurality of peripheral devices, a memory and a switching circuit configured to couple the memory and the plurality of peripheral devices with either the first processing core or the second processing core depending on a configuration setting of the integrated circuit device.
(FR)Un dispositif à circuit intégré comprend un premier cœur de traitement ayant pour fonction de traiter un premier ensemble d'instructions, un second cœur de traitement ayant pour fonction de traiter un second jeu d'instructions différent du premier ensemble d'instructions, une pluralité de dispositifs périphériques, une mémoire et un circuit de commutation configuré pour coupler la mémoire et la pluralité de dispositifs périphériques soit avec le premier cœur de traitement soit avec le second cœur de traitement en fonction d'un réglage de configuration du dispositif à circuit intégré.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)