Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017000431) SUBSTRAT DE RÉSEAU ET SON PROCÉDÉ DE PRÉPARATION, PANNEAU D'AFFICHAGE ET DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2017/000431 N° de la demande internationale : PCT/CN2015/092204
Date de publication : 05.01.2017 Date de dépôt international : 19.10.2015
CIB :
H01L 27/12 (2006.01) ,G03F 7/00 (2006.01) ,H01L 21/77 (2017.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12
le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
G PHYSIQUE
03
PHOTOGRAPHIE; CINÉMATOGRAPHIE; TECHNIQUES ANALOGUES UTILISANT D'AUTRES ONDES QUE DES ONDES OPTIQUES; ÉLECTROGRAPHIE; HOLOGRAPHIE
F
PRODUCTION PAR VOIE PHOTOMÉCANIQUE DE SURFACES TEXTURÉES, p.ex. POUR L'IMPRESSION, POUR LE TRAITEMENT DE DISPOSITIFS SEMI-CONDUCTEURS; MATÉRIAUX À CET EFFET; ORIGINAUX À CET EFFET; APPAREILLAGES SPÉCIALEMENT ADAPTÉS À CET EFFET
7
Production par voie photomécanique, p.ex. photolithographique, de surfaces texturées, p.ex. surfaces imprimées; Matériaux à cet effet, p.ex. comportant des photoréserves; Appareillages spécialement adaptés à cet effet
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
Déposants :
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
合肥京东方光电科技有限公司 HEFEI BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国安徽省合肥市 铜陵北路2177号 No.2177 Tonglingbei Road Hefei, Anhui 230012, CN
Inventeurs :
杨丽娟 YANG, Lijuan; CN
Mandataire :
北京市柳沈律师事务所 LIU, SHEN & ASSOCIATES; 中国北京市 海淀区彩和坊路10号1号楼10层 10th Floor, Building 1, 10 Caihefang Road Haidian District Beijing 100080, CN
Données relatives à la priorité :
201510374557.629.06.2015CN
Titre (EN) ARRAY SUBSTRATE AND PREPARATION METHOD THEREFOR, DISPLAY PANEL, AND DISPLAY DEVICE
(FR) SUBSTRAT DE RÉSEAU ET SON PROCÉDÉ DE PRÉPARATION, PANNEAU D'AFFICHAGE ET DISPOSITIF D'AFFICHAGE
(ZH) 阵列基板及其制备方法、显示面板及显示装置
Abrégé :
(EN) An array substrate and a preparation method therefor. The array substrate comprises a display area (02) and a fan-out area (01) located on the periphery of the display area. The preparation method comprises preparation of a circuitry pattern (212) located in at least one of a display area (02) and a fan-out area (01), and comprises the following steps: forming a metal layer (210); performing a first patterning process on the metal layer, to form an intermediate pattern (211); and performing a second patterning process on the intermediate pattern, to form the circuitry pattern (212) located in at least one of the display area (02) and the fan-out area (01). The preparation method for an array substrate provided by the embodiments of the present invention can realize the manufacturing of fine circuitries in the fan-out area, and can effectively reduce the risks of open circuit and short circuit compared with the single-exposure method in the conventional art.
(FR) L'invention concerne un substrat de réseau et son procédé de préparation. Le substrat de réseau comporte une zone d'affichage (02) et une zone de sortance (01) se trouvant sur la périphérie de la zone d'affichage. Le procédé de préparation comprend la préparation d'un motif d'ensemble de circuits (212) situé dans au moins une zone parmi une zone d'affichage (02) et une zone de sortance (01), et comprend les étapes suivantes : la formation d'une couche de métal (210) ; la réalisation d'un premier procédé de formation de motifs sur la couche de métal, en vue de former un motif intermédiaire (211) ; et la réalisation d'un second procédé de formation de motifs sur le motif intermédiaire, en vue de former le motif d'ensemble de circuits (212) situé dans au moins une zone parmi la zone d'affichage (02) et la zone de sortance (01). Le procédé de préparation d'un substrat de réseau selon les modes de réalisation de la présente invention permet de réaliser la fabrication d'ensembles de circuits fins dans la zone de sortance, et permet de réduire efficacement les risques de circuit ouvert et de court-circuit par rapport au procédé à simple exposition de la technique classique.
(ZH) 一种阵列基板及其制备方法,阵列基板包括显示区(02)和位于显示区外围的布线区(01),制备方法包括制备位于显示区(02)和布线区(01)至少之一中的线路图形(212),其包括如下步骤:形成金属层(210);对金属层进行第一次构图工艺,形成中间图形(211);对中间图形进行第二次构图工艺,形成位于显示区(02)和布线区(01)至少之一中的线路图形(212)。本发明各实施例提供的阵列基板的制备方法能够实现布线区线路的细线化制作,与通常技术中采用一次曝光的方式相比,能够有效降低线路断路和短路的风险。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Chinois (ZH)
Langue de dépôt : Chinois (ZH)
Également publié sous:
US20180197891