Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016194436) RELAIS SEMI-CONDUCTEUR, PUCE TRIAC DE PUISSANCE, ET PROCÉDÉ DE TEST DE RELAIS SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/194436 N° de la demande internationale : PCT/JP2016/058472
Date de publication : 08.12.2016 Date de dépôt international : 17.03.2016
CIB :
H03K 17/16 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
17
Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
16
Modifications pour éliminer les tensions ou courants parasites
Déposants :
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Inventeurs :
鞠山 満 MARIYAMA, Mitsuru; --
岡本 朋昭 OKAMOTO, Tomoaki; --
澤井 敬一 SAWAI, Keiichi; --
Mandataire :
鮫島 睦 SAMEJIMA, Mutsumi; JP
Données relatives à la priorité :
2015-11467505.06.2015JP
2015-11467805.06.2015JP
Titre (EN) SOLID STATE RELAY, POWER TRIAC CHIP, AND METHOD FOR TESTING SOLID STATE RELAY
(FR) RELAIS SEMI-CONDUCTEUR, PUCE TRIAC DE PUISSANCE, ET PROCÉDÉ DE TEST DE RELAIS SEMI-CONDUCTEUR
(JA) ソリッドステートリレー、電力用トライアックチップ、および、ソリッドステートリレーのテスト方法
Abrégé :
(EN) A start-up triac chip (2), which is switched on or off in response to an input signal, and a power triac chip (3), which is switched on or off in response to the on current from the start-up triac chip (2) are provided on the output side of this solid state relay. In relation to both directions on the output side, the repetition peak off voltage of the power triac chip (3) is lower than the repetition peak off voltage of the start-up triac chip (2).
(FR) Selon l'invention, une puce triac de démarrage (2), qui est passante ou bloquante en réponse à un signal d'entrée, et une puce triac de puissance (3), qui est passante ou bloquante en réponse au courant à l'état passant de la puce triac de démarrage (2) sont situées du côté sortie du relais semi-conducteur de l'invention. En relation avec les deux directions du côté sortie, la tension de crête répétitive à l'état bloquant de la puce triac de puissance (3) est inférieure à la tension de crête répétitive à l'état bloquant de la puce triac de démarrage (2).
(JA) 本発明のソリッドステートリレーは、出力側に、入力信号に応じてオン、オフする点弧用トライアックチップ(2)と、その点弧用トライアックチップ(2)のオン電流に応じてオン、オフする電力用トライアックチップ(3)とを備える。出力側の双方向に関してそれぞれ、点弧用トライアックチップ(2)の繰り返しピークオフ電圧よりも電力用トライアックチップ(3)の繰り返しピークオフ電圧が低い。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)