Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016191191) APPAREILS ET PROCÉDÉS POUR MÉMOIRE CACHE À ACTIVATION DE CALCUL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/191191 N° de la demande internationale : PCT/US2016/033259
Date de publication : 01.12.2016 Date de dépôt international : 19.05.2016
CIB :
G06F 12/08 (2006.01) ,G06F 13/16 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
08
dans des systèmes de mémoires hiérarchiques, p.ex. systèmes de mémoire virtuelle
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14
Traitement de demandes d'interconnexion ou de transfert
16
pour l'accès au bus de mémoire
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; 8000 S Federal Way Boise, Idaho 83716-9632, US
Inventeurs :
MURPHY, Richard C.; US
Mandataire :
WADDICK, Kevin G.; US
Données relatives à la priorité :
15/066,48810.03.2016US
62/167,45128.05.2015US
Titre (EN) APPARATUSES AND METHODS FOR COMPUTE ENABLED CACHE
(FR) APPAREILS ET PROCÉDÉS POUR MÉMOIRE CACHE À ACTIVATION DE CALCUL
Abrégé :
(EN) The present disclosure includes apparatuses and methods for compute enabled cache. An example apparatus comprises a compute component, a memory and a controller coupled to the memory. The controller configured to operate on a block select and a subrow select as metadata to a cache line to control placement of the cache line in the memory to allow for a compute enabled cache.
(FR) La présente invention concerne des appareils et des procédés destinés à une mémoire cache à activation de calcul. Un appareil donné à titre d'exemple comprend un élément de calcul, une mémoire et un contrôleur couplé à la mémoire. Le contrôleur est configuré pour fonctionner sur une sélection de bloc et sur une sélection de sous-rangée en tant que métadonnées sur une ligne de mémoire cache pour commander le positionnement de la ligne de mémoire cache dans la mémoire afin de permettre d'obtenir une mémoire cache à activation de calcul.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)