Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016189660) DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE FABRICATION DE CELUI-CI, ET PROCÉDÉ D'INSPECTION DE DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   
N° de publication : WO/2016/189660 N° de la demande internationale : PCT/JP2015/065121
Date de publication : 01.12.2016 Date de dépôt international : 26.05.2015
CIB :
H01L 21/02 (2006.01) ,H01L 21/66 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
66
Essai ou mesure durant la fabrication ou le traitement
Déposants :
株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目６番６号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP
Inventeurs :
松島　宏行 MATSUSHIMA, Hiroyuki; JP
沖野　泰之 OKINO, Hiroyuki; JP
山田　廉一 YAMADA, Renichi; JP
Mandataire :
特許業務法人筒井国際特許事務所 TSUTSUI & ASSOCIATES; 東京都新宿区新宿２丁目３番１０号　新宿御苑ビル３階 3F, Shinjuku Gyoen Bldg., 3-10, Shinjuku 2-chome, Shinjuku-ku, Tokyo 1600022, JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SAME, AND METHOD FOR INSPECTING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE FABRICATION DE CELUI-CI, ET PROCÉDÉ D'INSPECTION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置およびその製造方法、並びに半導体装置の検査方法
Abrégé :
(EN) Even after a wafer has been diced into chips, it is possible in the present invention to ascertain the positional information of each of the chips in the wafer state. In order to solve the above problem, a semiconductor device according to the present invention has: an n-type drift layer formed on the main surface of an n-type SiC substrate; an active region formed on the upper surface of the drift layer; a p-type field relaxation region formed on the upper surface of the drift layer so as to surround the active region in plan view; and a first protection film comprising a first plastic material, the first protection film being formed above the field relaxation region. An identification mark is formed on the upper surface of a part of the active region, the identification mark comprising a first plastic material and being provided with the positional information of the chips in the wafer state.
(FR) Selon l'invention, même après découpage d'une tranche en puces, il est possible de contrôler les informations de position de chaque puce dans l'état de tranche. Pour ce faire, un dispositif à semi-conducteur de l'invention comporte: une couche de dérive de type n formée sur la surface principale d'un substrat SiC de type n; une région active formée sur la surface supérieure de la couche de dérive; une région de relaxation de champ de type p formée sur la surface supérieure de la couche de dérive de façon à entourer la région active dans une vue en plan; et un premier film de protection comprenant un premier matériau plastique, la première couche de protection étant formée au-dessus de la région de relaxation de champ. Une marque d'identification est formée sur la surface supérieure d'une partie de la région active, la marque d'identification comprenant une première matière plastique et recevant les informations de position des puces dans l'état de tranche.
(JA) ウェハから各チップへ個片化した後であっても、ウェハ状態における各チップの位置情報を把握することができる。上記課題を解決するために、本発明による半導体装置は、ｎ型のＳｉＣ基板の主面上に形成されたｎ型のドリフト層と、ドリフト層の上面に形成されたアクティブ領域と、平面視においてアクティブ領域を囲んで、ドリフト層の上面に形成されたｐ型の電界緩和領域と、電界緩和領域の上方に形成された、第１樹脂材料からなる第１保護膜とを有する。そして、アクティブ領域の一部の上面上に、ウェハ状態におけるチップの位置情報が付された、第１樹脂材料からなる識別マークが形成されている。
 front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)