Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016008226) TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION, SUBSTRAT DE MATRICE ET DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/008226 N° de la demande internationale : PCT/CN2014/089037
Date de publication : 21.01.2016 Date de dépôt international : 21.10.2014
CIB :
H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventeurs :
张锋 ZHANG, Feng; CN
曹占锋 CAO, Zhanfeng; CN
姚琪 YAO, Qi; CN
Mandataire :
中科专利商标代理有限责任公司 CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; 中国北京市 海淀区西三环北路87号4-1105室 Suite 4-1105, No. 87, West 3rd Ring North Rd., Haidian District Beijing 100089, CN
Données relatives à la priorité :
201410334150.614.07.2014CN
Titre (EN) THIN FILM TRANSISTOR AND PREPARATION METHOD FOR SAME, ARRAY SUBSTRATE AND DISPLAY DEVICE
(FR) TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION, SUBSTRAT DE MATRICE ET DISPOSITIF D'AFFICHAGE
(ZH) 薄膜晶体管及其制备方法、阵列基板和显示设备
Abrégé :
(EN) A thin film transistor, comprising a grid (2), a grid insulating layer (3), an active layer (4), an etching barrier layer (7), a source electrode and a drain electrode, wherein the source electrode comprises a first source electrode (5) and a second source electrode (8) electrically connected with the first source electrode, the drain electrode comprises a first drain electrode (6) and a second drain electrode (9) electrically connected with the first drain electrode, the first source electrode and the first drain electrode are formed on the active layer, the etching barrier layer at least covers the part of the active layer located between the first source electrode and the first drain electrode and respectively covers the mutually adjacent parts of the first source electrode and the first drain electrode, and the second source electrode and the second drain electrode are formed on the etching barrier layer. A preparation method for a thin film transistor, an array substrate comprising the thin film transistor and a display device. The thin film transistor has a short channel length, and thus the current for switching on the thin film transistor is increased, while at the same time overcoming the problem of ohmic contact between the source electrode and the active layer, and the problem of ohmic contact between the drain electrode and the active layer and also improving the stability of the thin-film transistor.
(FR) La présente invention concerne un transistor à couches minces, qui comprend une grille (2), une couche isolante (3) de grille, une couche active (4), une couche barrière (7) de gravure, une électrode source et une électrode drain. L'électrode source comprend une première électrode source (5) et une seconde électrode source (8) connectée électriquement à la première électrode source. L'électrode drain comprend une première électrode drain (6) et une seconde électrode drain (9) connectée électriquement à la première électrode drain, la première électrode source et la première électrode drain étant formées sur la couche active, la couche barrière de gravure recouvrant au moins la partie de la couche active située entre la première électrode source et la première électrode drain et recouvrant respectivement les parties adjacentes entre elles de la première électrode source et de la première électrode drain, la seconde électrode source et la seconde électrode drain étant formées sur la couche barrière de gravure. L'invention porte sur un procédé de fabrication d'un transistor à couches minces, un substrat de matrice comprenant le transistor à couches minces et un dispositif d’affichage. Le transistor à couches minces présente une courte longueur de canal et, ainsi, le courant de commutation sur le transistor à couches minces est accru, tandis que, dans le même temps, on surmonte le problème de contact ohmique entre l'électrode source et la couche active, ainsi que le problème de contact ohmique entre l'électrode drain et la couche active, la stabilité du transistor à couches minces étant également améliorée.
(ZH) 一种薄膜晶体管,包括栅极(2)、栅极绝缘层(3)、有源层(4)、刻蚀阻挡层(7)、源电极和漏电极,其中源电极包括第一源电极(5)和与第一源电极电连接的第二源电极(8),漏电极包括第一漏电极(6)和与第一漏电极电连接的第二漏电极(9),第一源电极和第一漏电极形成在有源层上,刻蚀阻挡层至少覆盖有源层的位于第一源电极和第一漏电极之间的部分并分别覆盖第一源电极和第一漏电极的彼此邻近的部分,第二源电极和第二漏电极形成在刻蚀阻挡层上。一种薄膜晶体管的制备方法、包括该薄膜晶体管的阵列基板和显示设备。该薄膜晶体管的沟道长度短,从而提高了薄膜晶体管的开启电流,同时还改善了源、漏电极与有源层的欧姆接触问题,提高了薄膜晶体管的稳定性。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)