(EN) To obtain satisfactory high-speed signal properties in a semiconductor device handling a plurality of high-speed signals, decreasing fluctuations in the power voltage in operation of the semiconductor chip is important, in addition to implementing measures against high-speed signal crosstalk. For this purpose, low impedance for the power wiring is important.
In order to prevent a deterioration of high-speed signal properties, high-speed signal wiring (14) is laid as straight lines on a surface parallel to a semiconductor chip (12) and a package wiring substrate (22). When doing so, no high-speed signal wiring is routed in the corner portions of the chip in order to decrease inter-signal crosstalk at each edge. In each of these spaces, a bypass capacitor is disposed, thus allowing for a semiconductor device having excellent high-speed performance and improved power source quality.
(FR) L'invention concerne, pour obtenir des propriétés de signal grande vitesse satisfaisantes dans un dispositif à semi-conducteur gérant une pluralité de signaux grande vitesse, la diminution des fluctuations dans la tension d'alimentation électrique en fonctionnement de la puce semi-conductrice, en plus de l'implémentation de mesures contre la diaphonie de signal grande vitesse. A cette fin, une faible impédance pour le câblage électrique est importante. Afin d'empêcher une détérioration de propriétés de signal grande vitesse, un câblage de signal grande vitesse (14) est posé sous la forme de lignes droites sur une surface parallèle à une puce semi-conductrice (12) et à un substrat de câblage de boîtier (22). Ce faisant, aucun câblage de signal grande vitesse est acheminé dans les parties de coin de la puce afin de diminuer la diaphonie inter-signal au niveau de chaque bord. Dans chacun de ces espaces, un condensateur de dérivation est disposé, obtenant ainsi un dispositif à semi-conducteur ayant une excellente performance grande vitesse et une qualité de source d'alimentation électrique améliorée.
(JA) 複数の高速信号を扱う半導体装置において，良好な高速信号の特性を得るためには，高速信号のクロストーク対策に加え，半導体チップ動作に電源電圧の変動を低減させることが重要である。そのためには，電源配線の低インピーダンスが重要である。 高速信号の特性を劣化させたいため，高速信号配線１４は半導体チップ１２とパッケージ配線基板２２と並列の面に直線的に配線する。この時，各辺の信号間のクロストークを低減させるために，チップの角の部分には高速信号の配線引回しを行わない。そのスペースにバイパスコンデンサを配置し，高速性に優れ，電源品質を向上させた半導体装置を提供する。