WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014099406) ENSEMBLE CIRCUIT INTÉGRÉ EMPILÉ DOS À DOS ET PROCÉDÉ DE RÉALISATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/099406    N° de la demande internationale :    PCT/US2013/073466
Date de publication : 26.06.2014 Date de dépôt international : 06.12.2013
CIB :
H01L 23/12 (2006.01)
Déposants : SILANNA SEMICONDUCTOR U.S.A., INC. [US/US]; 4350 Executive Drive, Suite 200 San Diego, California 92191 (US)
Inventeurs : STUBER, Michael A.; (US).
MOLIN, Stuart B.; (US)
Mandataire : MUELLER, Heather; The Mueller Law Office, P.C. 12707 High Bluff Drive, Suite 200 San Diego, California 92130 (US)
Données relatives à la priorité :
13/725,403 21.12.2012 US
Titre (EN) BACK-TO-BACK STACKED INTEGRATED CIRCUIT ASSEMBLY AND METHOD OF MAKING
(FR) ENSEMBLE CIRCUIT INTÉGRÉ EMPILÉ DOS À DOS ET PROCÉDÉ DE RÉALISATION
Abrégé : front page image
(EN)An integrated circuit assembly includes a first substrate and a second substrate, with active layers formed on the first surfaces of each substrate, and with the second surfaces of each substrate coupled together. A method of fabricating an integrated circuit assembly includes forming active layers on the first surfaces of each of two substrates, and coupling the second surfaces of the substrates together.
(FR)La présente invention a trait à un ensemble circuit intégré qui comprend un premier substrat et un second substrat, des couches actives étant formées sur les premières surfaces de chaque substrat, et les secondes surfaces de chaque substrat étant couplées l'une à l'autre. La présente invention a également trait à un procédé de fabrication d'un ensemble circuit intégré qui comprend les étapes consistant à former des couches actives sur les premières surfaces de chacun des deux substrats, et à coupler les secondes surfaces des substrats.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)