WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014082331) PROCÉDÉ PERMETTANT DE FABRIQUER UN TRANSISTOR À EFFET DE CHAMP À SEMI-CONDUCTEUR À OXYDE MÉTALLIQUE DE TYPE P
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/082331    N° de la demande internationale :    PCT/CN2012/086112
Date de publication : 05.06.2014 Date de dépôt international : 07.12.2012
CIB :
H01L 21/336 (2006.01)
Déposants : INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No. 3 Beitucheng West Road, Chaoyang District Beijing 100029 (CN)
Inventeurs : XU, Qiuxia; (CN).
XU, Gaobo; (CN).
ZHOU, Huajie; (CN).
ZHU, Huilong; (US).
CHEN, Dapeng; (CN)
Mandataire : CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; 11/F., Bldg. D, International Finance and Economics Center No.87, West 3rd Ring North Rd., Haidian District Beijing 100089 (CN)
Données relatives à la priorité :
201210505742.0 30.11.2012 CN
Titre (EN) METHOD FOR MANUFACTURING P-TYPE MOSFET
(FR) PROCÉDÉ PERMETTANT DE FABRIQUER UN TRANSISTOR À EFFET DE CHAMP À SEMI-CONDUCTEUR À OXYDE MÉTALLIQUE DE TYPE P
(ZH) P型MOSFET的制造方法
Abrégé : front page image
(EN)A method for manufacturing a P-type MOSFET, comprises: defining an active area of the P-type MOSFET on a semiconductor substrate (101); forming an interfacial oxide layer (103) on the surface of the semiconductor substrate (101); forming a high K gate dielectric layer (104) on the interfacial oxide layer (103); forming a metal gate layer (105) on the high K gate dielectric layer (104); implanting dopant ions into the metal gate layer (105); forming a polysilicon layer (109) on the metal gate layer (105); patterning the polysilicon layer (109), the metal gate layer (105), the high K gate dielectric layer (104) and the interfacial oxide layer (103) into a gate stack layer; forming a gate sidewall (110) surrounding the gate stack layer; and forming source/drain areas (111). By annealing the source/drain areas, the dopant ions of the metal gate are accumulated at the interface and electric dipoles with appropriate polarity are generated, realizing the effective work function modulation for the metal gate of the P-type MOSFET respectively.
(FR)La présente invention se rapporte à un procédé permettant de fabriquer un transistor à effet de champ à semi-conducteur à oxyde métallique (transistor MOSFET) de type P, ledit procédé consistant à : définir une partie active du transistor MOSFET de type P sur un substrat semi-conducteur (101) ; former une couche d'oxyde interfaciale (103) sur la surface du substrat semi-conducteur (101) ; former une couche diélectrique de grille à constante diélectrique élevée (104) sur la couche d'oxyde interfaciale (103) ; former une couche de grille métallique (105) sur la couche diélectrique de grille à constante diélectrique élevée (104) ; implanter des ions de dopant dans la couche de grille métallique (105) ; former une couche de polysilicium (109) sur la couche de grille métallique (105) ; former un motif sur la couche de polysilicium (109), la couche de grille métallique (105), la couche diélectrique de grille à constante diélectrique élevée (104) et la couche d'oxyde interfaciale (103) dans une couche d'empilement de grille ; former une paroi latérale de grille (110) qui entoure la couche d'empilement de grille ; et former des parties de source/drain (111). Par recuit des parties de source/drain, les ions de dopant de la grille métallique sont accumulés au niveau de l'interface et des dipôles électriques ayant une polarité appropriée sont générés, ce qui permet de réaliser une modulation de fonction de travail efficace pour la grille métallique du transistor MOSFET de type P, respectivement.
(ZH)一种P型MOSFET的制造方法,包括:在半导体衬底(101)上限定P型MOSFET的有源区;在半导体衬底(101)的表面上形成界面氧化物层(103);在界面氧化物层(103)上形成高K栅介质层(104);在高K栅介质层(104)上形成金属栅层(105);在金属栅层(105)中注入掺杂离子;在金属栅层(105)上形成多晶硅层(109);将多晶硅层(109)、金属栅层(105)、高K栅介质层(104)和界面氧化物层(103)图案化为栅叠层;形成围绕栅叠层的栅极侧墙(110);以及形成源/漏区(111)。利用源/漏退火时使得金属栅中的掺杂离子在界面处堆积和生成合适极性的电偶极子,分别实现对P型MOSFET的金属栅有效功函数的调节。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)