WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014031384) GESTION DE PUISSANCE DE MULTIPLES UNITÉS DE CALCUL PARTAGEANT UNE MÉMOIRE CACHE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/031384    N° de la demande internationale :    PCT/US2013/054629
Date de publication : 27.02.2014 Date de dépôt international : 13.08.2013
CIB :
G06F 1/32 (2006.01), G06F 12/08 (2006.01), G06F 15/16 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC. [CA/CA]; One Commerce Valley Drive East Markham, ON L3T 7N6 (CA).
KITCHIN, Paul [US/US]; (US).
WALKER, William, L. [US/US]; (US).
KOMMRUSCH, Steven, J. [US/US]; (US)
Inventeurs : KITCHIN, Paul; (US).
WALKER, William, L.; (US).
KOMMRUSCH, Steven, J.; (US)
Mandataire : EICH, Raymund, F.; Williams, Morgan & Amerson, P.C. 10333 Richmond, Suite 1100 Houston, TX 77042 (US)
Données relatives à la priorité :
13/594,410 24.08.2012 US
Titre (EN) POWER MANAGEMENT OF MULTIPLE COMPUTE UNITS SHARING A CACHE
(FR) GESTION DE PUISSANCE DE MULTIPLES UNITÉS DE CALCUL PARTAGEANT UNE MÉMOIRE CACHE
Abrégé : front page image
(EN)We report methods, integrated circuit devices, and fabrication processes relating to power management transitions of multiple compute units sharing a cache. One method includes indicating that a first compute unit of a plurality of compute units of an integrated circuit device is attempting to enter a low power state, determining if the first compute unit is the only compute unit of the plurality in a normal power state, and in response to determining the first compute unit is the only compute unit in the normal power state: saving a state of a shared cache unit of the integrated circuit device, flushing at least a portion of a cache of the shared cache unit, repeating the flushing until either a second compute unit exits the low power state or the cache is completely flushed, and permitting the first compute unit to enter the low power state.
(FR)L'invention concerne des procédés, des dispositifs de circuit intégré et des procédés de fabrication relatifs à des transitions de gestion de puissance de multiples unités de calcul partageant une mémoire cache. Une méthode inclut l'indication qu'une première unité de calcul d'une pluralité d'unités de calcul d'un dispositif de circuit intégré essaie d'entrer dans un état de faible puissance, la détermination permettant de savoir si la première unité de calcul est la seule unité de calcul de la pluralité dans un état de puissance normale, et en réponse à la détermination selon laquelle la première unité de calcul est la seule unité de calcul dans l'état de puissance normale : la sauvegarde d'un état d'une unité de mémoire cache partagée du dispositif de circuit intégré, le vidage d'au moins une partie d'une mémoire cache de l'unité de mémoire cache partagée, la répétition du vidage jusqu'à ce que soit une seconde unité de calcul sorte de l'état de faible puissance, soit la mémoire cache soit complètement vidée, et le fait de permettre à la première unité de calcul d'entrer dans l'état de faible puissance.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)