WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014029149) DISPOSITIF À SEMICONDUCTEUR ET PROCÉDÉ POUR SA FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/029149    N° de la demande internationale :    PCT/CN2012/081506
Date de publication : 27.02.2014 Date de dépôt international : 17.09.2012
CIB :
H01L 21/336 (2006.01)
Déposants : INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No. 3 Beitucheng West Road, Chaoyang District Beijing 100029 (CN) (Tous Sauf US).
ZHONG, Huicai [CN/US]; (US) (US only).
ZHAO, Chao [BE/BE]; (BE) (US only).
LIANG, Qingqing [CN/US]; (US) (US only)
Inventeurs : ZHONG, Huicai; (US).
ZHAO, Chao; (BE).
LIANG, Qingqing; (US)
Mandataire : HANHOW INTELLECTUAL PROPERTY PARTNERS; ZHu Haibo W1-1111, F/11 Oriental plaza No. 1 East Chang An Avenue Dongcheng District Beijing 100738 (CN)
Données relatives à la priorité :
201210304241.6 23.08.2012 CN
Titre (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
(FR) DISPOSITIF À SEMICONDUCTEUR ET PROCÉDÉ POUR SA FABRICATION
(ZH) 半导体器件及其制造方法
Abrégé : front page image
(EN)Provided are a manufacturing method for a semiconductor device, comprising: providing an SOI substrate, the SOI substrate comprising a basal layer, an insulation layer located on the basal layer and a device layer located on the insulation layer; forming a grating stack on the SOI substrate; using the grating stack as a mask, etching the device layer, the insulation layer and part of the basal layer of the SOI substrate, and forming a depression on each of the two sides of the grating stack; forming a crystal dielectric layer in the depression, the upper surface of the crystal dielectric layer being lower than the upper surface of the insulation layer, but not lower than the lower surface of the insulation layer; and forming a source/drain region on the crystal dielectric layer. Also provided is a semiconductor device. The present invention can reduce the contact resistance of the source/drain region while eliminating a leakage current path between the source/drain region and the SOI substrate.
(FR)L'invention concerne un procédé de fabrication d'un dispositif à semiconducteur, comportant les étapes consistant à : mettre en place un substrat de SOI, le substrat de SOI comportant une couche de base, une couche d'isolation située sur la couche de base et une couche de dispositif située sur la couche d'isolation ; former un empilement de réseau sur le substrat de SOI ; en utilisant l'empilement de réseau comme un masque, graver la couche de dispositif, la couche d'isolation et une partie de la couche de base du substrat de SOI et former une cuvette de part et d'autre de l'empilement de réseau ; former une couche diélectrique de cristal dans la cuvette, la surface supérieure de la couche diélectrique de cristal se situant plus bas que la surface supérieure de la couche d'isolation, mais pas plus bas que la surface inférieure de la couche d'isolation ; et former une région de source / de drain sur la couche diélectrique de cristal. Un dispositif à semiconducteur est également décrit. La présente invention est capable de réduire la résistance de contact de la région de source / de drain tout en éliminant un parcours de courants de fuites entre la région de source / de drain et le substrat de SOI.
(ZH)本发明提供一种半导体器件的制造方法,包括:提供SOI衬底,所述SOI衬底包括基底层、位于所述基底层之上的绝缘层、以及位于所述绝缘层之上的器件层;在所述SOI衬底上形成栅堆叠;以所述栅堆叠为掩模,刻蚀所述SOI衬底的器件层、绝缘层以及部分基底层,在所述栅堆叠两侧形成凹陷;在所述凹陷内形成晶体介电层,所述晶体介电层的上表面低于所述绝缘层的上表面且不低于所述绝缘层的下表面;在所述晶体介电层之上形成源/漏区。本发明还提供一种半导体器件。本发明在消除了源/漏区与SOI衬底之间的漏电流路径的同时,也可以降低源/漏区的接触电阻。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)