Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2014025678 - DISPOSITIF MÉMOIRE EMPILÉ DOTÉ D'UN PROCESSEUR DE SOUTIEN

Numéro de publication WO/2014/025678
Date de publication 13.02.2014
N° de la demande internationale PCT/US2013/053599
Date du dépôt international 05.08.2013
CIB
G06F 13/16 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14Traitement de demandes d'interconnexion ou de transfert
16pour l'accès au bus de mémoire
G06F 13/42 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
38Transfert d'informations, p.ex. sur un bus
42Protocole de transfert pour bus, p.ex. liaison; Synchronisation
CPC
G06F 13/1668
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1668Details of memory controller
G06F 13/4234
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
42Bus transfer protocol, e.g. handshake; Synchronisation
4204on a parallel bus
4234being a memory bus
Y02D 10/00
YSECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
10Energy efficient computing, e.g. low power processors, power management or thermal management
Déposants
  • ADVANCED MICRO DEVICES, INC. [US]/[US]
Inventeurs
  • WATANABE, Yasuko
  • LOH, Gabriel H.
  • O'CONNOR, James Michael
  • IGNATOWSKI, Michael
  • JAYASENA, Nuwan S.
Mandataires
  • DAVIDSON, Ryan S.
Données relatives à la priorité
13/567,95806.08.2012US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) STACKED MEMORY DEVICE WITH HELPER PROCESSOR
(FR) DISPOSITIF MÉMOIRE EMPILÉ DOTÉ D'UN PROCESSEUR DE SOUTIEN
Abrégé
(EN)
A processing system (100) comprises one or more processor devices (102) and other system components coupled to a stacked memory device (104) having a set of stacked memory layers (120) and a set of one or more logic layers (122). The set of logic layers implements a helper processor (134) that executes instructions to perform tasks in response to a task request from the processor devices or otherwise on behalf of the other processor devices. The set of logic layers also includes a memory interface (130) coupled to memory cell circuitry (126) implemented in the set of stacked memory layers and coupleable to the processor devices. The memory interface operates to perform memory accesses for the processor devices and for the helper processor. By virtue of the helper processor's tight integration with the stacked memory layers, the helper processor may perform certain memory-intensive operations more efficiently than could be performed by the external processor devices.
(FR)
Dans cette invention, un système de traitement (100) comprend un ou plusieurs dispositifs processeurs (102) et d'autres composants de système couplés à un dispositif mémoire empilé (104) ayant une série de couches mémoire empilées (120) et une série composée d'une ou plusieurs couches logiques (122). La série de couches logiques sert à un processeur de soutien (134) qui exécute des instructions visant à réaliser des actions en réponse à une demande d'action provenant des dispositifs processeurs ou pour le compte des autres dispositifs processeurs. La série de couches logiques comporte également une interface mémoire (130) qui est couplée à un ensemble de circuits à cellules de mémoire (126) se trouvant dans la série de couches mémoire empilées, et qui peut être couplée aux dispositifs processeurs. Ladite interface mémoire assure les accès mémoire pour les dispositifs processeurs et pour le processeur de soutien. Le processeur de soutien est très bien intégré aux couches mémoire empilées, ce qui peut lui permettre de réaliser certaines opérations gourmandes en mémoire plus efficacement que ne le feraient les dispositifs processeurs externes.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international