WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014009029) PROCÉDÉ DE FABRICATION D'UN CIRCUIT PHOTONIQUE À STRUCTURES ACTIVES ET PASSIVES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/009029    N° de la demande internationale :    PCT/EP2013/055158
Date de publication : 16.01.2014 Date de dépôt international : 13.03.2013
CIB :
G02B 6/13 (2006.01), G02B 6/132 (2006.01), G02B 6/136 (2006.01)
Déposants : HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building Bantian Longgang District Shenzhen, Guangdong 518129 (CN).
COLLINS, Tom [BE/BE]; (BE) (US only)
Inventeurs : COLLINS, Tom; (BE)
Mandataire : KREUZ, Georg, M.; c/o Huawei Technologies Duesseldorf GmbH Messerschmittstr. 4 80992 Munich (BE)
Données relatives à la priorité :
12176431.0 13.07.2012 EP
Titre (EN) A PROCESS FOR MANUFACTURING A PHOTONIC CIRCUIT WITH ACTIVE AND PASSIVE STRUCTURES
(FR) PROCÉDÉ DE FABRICATION D'UN CIRCUIT PHOTONIQUE À STRUCTURES ACTIVES ET PASSIVES
Abrégé : front page image
(EN)A process for manufacturing a photonic circuit (400) comprises: manufacturing on a first wafer (101) a first layer stack comprising an underclad oxide layer (102) and a high refractive index waveguide layer (103); - patterning the high refractive index waveguide layer (103') to generate a passive photonic structures; planarizing the first layer stack with a planarizing oxide layer (104) having a thickness below 300 nanometers above the high refractive index waveguide layer (103); annealing the patterned high refractive indemanufacturing on a first wafer (101) a first layer stack comprising an underclad oxide layer (102) and a high refractive index waveguide layer (103); patterning the high refractive index waveguide layer (103') to generate a passive photonic structures; planarizing the first layer stack with a planarizing oxide layer (104) having a thickness below (300) nanometers above the high refractive index waveguide layer (103); annealing the patterned high refractive index waveguide layer (103") before and/or after the planarizing oxide layer; manufacturing on a second wafer (201) a second layer stack comprising a detachable mono-crystalline silicon waveguide layer (203) transferring and bonding the first layer stack and the second layer stack; manufacturing active photonic devices in the mono-crystalline silicon waveguide layer (203'); and realizing evanescent coupling between the mono-crystalline silicon waveguide layer (203') and the high refractive index waveguide layer (103"). x waveguide layer (103") before and/or after the planarizing oxide layer; manufacturing on a second wafer (201) a second layer stack comprising a detachable mono-crystalline silicon waveguide layer (203); transferring and bonding the first layer stack and the second layer stack; - manufacturing active photonic devices in the mono-crystalline silicon waveguide layer (203'); and realizing evanescent coupling between the mono-crystalline silicon waveguide layer (203') and the high refractive index waveguide layer (103").
(FR)L'invention concerne un procédé de fabrication d'un circuit photonique (400). Ce procédé comporte les différentes opérations suivantes : fabrication, sur une première plaquette (101), d'un premier empilement de couches comprenant une couche d'oxyde de sous-revêtement (102) et une couche guide d'ondes à indice de réfraction élevé (103); structuration de la couche guide d'ondes à indice de réfraction élevé (103') de façon à produire les structures photoniques passives; aplanissement du premier empilement de couches au moyen d'une couche d'oxyde d'aplanissement (104) d'une épaisseur inférieure à 300nm, appliquée au dessus de la couche guide d'ondes à indice de réfraction élevé (103); recuit de la couche guide d'ondes à indice de réfraction élevé qui a été structurée (103); fabrication, sur une première plaquette (101), d'un premier empilement de couches comprenant une couche d'oxyde de sous-revêtement (102) et une couche guide d'ondes à indice de réfraction élevé (103); structuration de la couche guide d'ondes à indice de réfraction élevé (103') de façon à produire les structures photoniques passives; aplanissement du premier empilement de couches au moyen d'une couche d'oxyde d'aplanissement (104) d'une épaisseur inférieure à 300nm, appliquée au dessus de la couche guide d'ondes à indice de réfraction élevé (103); recuit de la couche guide d'ondes à indice de réfraction élevé qui a été structurée (103) avant et/ou après la couche d'oxyde d'aplanissement; fabrication, sur une seconde plaquette (201), d'un second empilement de couches comprenant une couche guide d'ondes détachable en silicium monocristallin (203); transfert et liaison du premier empilement de couches et du second empilement de couches; fabrication des dispositifs photoniques actifs dans la couche guide d'ondes en silicium monocristallin (203'); et réalisation d'un couplage évanescent entre la couche guide d'ondes en silicium monocristallin (203') et la couche guide d'ondes à indice de réfraction élevé (103") avant et/ou après la couche d'oxyde d'aplanissement; fabrication, sur une seconde plaquette (201), d'un second empilement de couches comprenant une couche guide d'ondes détachable en silicium monocristallin (203); transfert et liaison du premier empilement de couches et du second empilement de couches; fabrication des dispositifs photoniques actifs dans la couche guide d'ondes en silicium monocristallin (203'); et réalisation d'un couplage évanescent entre la couche guide d'ondes en silicium monocristallin (203') et la couche guide d'ondes à indice de réfraction élevé (103").
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)