(EN) A programmable logic circuit architecture using resistive memory elements. The proposed circuit architecture uses the conventional island-based Field Programmable Gate Array (FPGA) architecture, but with novel integration of CMOS-compatible resistive memory elements that can be programmed efficiently. In the proposed architecture, the programmable interconnects of FPGA are redesigned to use only resistive memory elements and metal wires. Then, the interconnects can be entirely fabricated over logic blocks to save area while keeping their architectural functions unchanged, and the programming transistors can be shared among resistive memory elements to save area. Finally, on-demand buffer insertion is proposed as the buffering solution to achieve more speedup.
(FR) L'invention concerne une architecture de circuit logique programmable utilisant des éléments mémoires résistifs. L'architecture de circuit selon l'invention utilise l'architecture conventionnelle à matrice prédiffusée programmable par l'utilisateur (FPGA) à base d'îlot, mais avec une intégration innovante d'éléments mémoires résistifs compatibles CMOS qui peuvent être programmés efficacement. Dans l'architecture proposée, les interconnexions programmables de la FGPA sont redessinées pour n'utiliser que des éléments mémoires résistifs et des fils de métal. Alors, les interconnexions peuvent être fabriquées entièrement sur des blocs logiques pour économiser l'aire tout en conservant leurs fonctions architecturales inchangées, et les transistors de programmation peuvent être partagés parmi les éléments mémoires résistifs pour économiser l'aire. Finalement l'insertion de tampon sur demande est proposée comme solution de tampon pour obtenir plus d'accélération.
