Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2013181664 - ARCHITECTURE DE CIRCUIT LOGIQUE PROGRAMMABLE UTILISANT DES ÉLÉMENTS MÉMOIRES RÉSISTIFS

Numéro de publication WO/2013/181664
Date de publication 05.12.2013
N° de la demande internationale PCT/US2013/043923
Date du dépôt international 03.06.2013
CIB
G11C 5/02 2006.1
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
5Détails de mémoires couverts par le groupe G11C11/71
02Disposition d'éléments d'emmagasinage, p.ex. sous la forme d'une matrice
G11C 13/00 2006.1
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
13Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes G11C11/, G11C23/ ou G11C25/197
H03K 19/173 2006.1
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
19Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
02utilisant des éléments spécifiés
173utilisant des circuits logiques élémentaires comme composants
CPC
G11C 13/0002
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
G11C 5/06
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
5Details of stores covered by G11C11/00
06Arrangements for interconnecting storage elements electrically, e.g. by wiring
H01L 45/16
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
45Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
16Manufacturing
H03K 19/1736
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
02using specified components
173using elementary logic circuits as components
1733Controllable logic circuits
1735by wiring, e.g. uncommitted logic arrays
1736in which the wiring can be modified
H03K 19/17736
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
02using specified components
173using elementary logic circuits as components
177arranged in matrix form
17736Structural details of routing resources
H03K 19/1776
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
02using specified components
173using elementary logic circuits as components
177arranged in matrix form
17748Structural details of configuration resources
1776for memories
Déposants
  • THE REGENTS OF THE UNIVERSITY OF CALIFORNIA [US]/[US]
  • CONG, Jingsheng, J. [US]/[US]
  • XIAO, Bingjun [CN]/[US]
Inventeurs
  • CONG, Jingsheng, J.
  • XIAO, Bingjun
Mandataires
  • GATES, George, H.
Données relatives à la priorité
61/654,54201.06.2012US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) PROGRAMMABLE LOGIC CIRCUIT ARCHITECTURE USING RESISTIVE MEMORY ELEMENTS
(FR) ARCHITECTURE DE CIRCUIT LOGIQUE PROGRAMMABLE UTILISANT DES ÉLÉMENTS MÉMOIRES RÉSISTIFS
Abrégé
(EN) A programmable logic circuit architecture using resistive memory elements. The proposed circuit architecture uses the conventional island-based Field Programmable Gate Array (FPGA) architecture, but with novel integration of CMOS-compatible resistive memory elements that can be programmed efficiently. In the proposed architecture, the programmable interconnects of FPGA are redesigned to use only resistive memory elements and metal wires. Then, the interconnects can be entirely fabricated over logic blocks to save area while keeping their architectural functions unchanged, and the programming transistors can be shared among resistive memory elements to save area. Finally, on-demand buffer insertion is proposed as the buffering solution to achieve more speedup.
(FR) L'invention concerne une architecture de circuit logique programmable utilisant des éléments mémoires résistifs. L'architecture de circuit selon l'invention utilise l'architecture conventionnelle à matrice prédiffusée programmable par l'utilisateur (FPGA) à base d'îlot, mais avec une intégration innovante d'éléments mémoires résistifs compatibles CMOS qui peuvent être programmés efficacement. Dans l'architecture proposée, les interconnexions programmables de la FGPA sont redessinées pour n'utiliser que des éléments mémoires résistifs et des fils de métal. Alors, les interconnexions peuvent être fabriquées entièrement sur des blocs logiques pour économiser l'aire tout en conservant leurs fonctions architecturales inchangées, et les transistors de programmation peuvent être partagés parmi les éléments mémoires résistifs pour économiser l'aire. Finalement l'insertion de tampon sur demande est proposée comme solution de tampon pour obtenir plus d'accélération.
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international