WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013065387) CIRCUIT DE PILOTAGE DE CHARGE CAPACITIVE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/065387    N° de la demande internationale :    PCT/JP2012/071348
Date de publication : 10.05.2013 Date de dépôt international : 23.08.2012
CIB :
H03K 4/02 (2006.01)
Déposants : HAMAMATSU PHOTONICS K.K. [JP/JP]; 1126-1, Ichino-cho, Higashi-ku, Hamamatsu-shi, Shizuoka 4358558 (JP) (Tous Sauf US).
YAMAGISHI Shogo [JP/JP]; (JP) (US Seulement).
FUJIMOTO Masatoshi [JP/JP]; (JP) (US Seulement).
TAKAHASHI Akira [JP/JP]; (JP) (US Seulement)
Inventeurs : YAMAGISHI Shogo; (JP).
FUJIMOTO Masatoshi; (JP).
TAKAHASHI Akira; (JP)
Mandataire : HASEGAWA Yoshiki; SOEI PATENT AND LAW FIRM, Marunouchi MY PLAZA (Meiji Yasuda Life Bldg.) 9th fl., 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005 (JP)
Données relatives à la priorité :
2011-241337 02.11.2011 JP
Titre (EN) CAPACITIVE LOAD DRIVING CIRCUIT
(FR) CIRCUIT DE PILOTAGE DE CHARGE CAPACITIVE
(JA) 容量性負荷駆動回路
Abrégé : front page image
(EN)The driving circuit (1A) is a circuit for selectively outputting either a staircase wave or a rectangular wave from an output terminal (11) and driving a capacitive load (52), the circuit being equipped with: a high voltage power supply (41) for supplying a constant voltage (VH); an FET (21) series-connected between the output terminal (11) and the high voltage power supply (41); a transformer (22), the output-side coil of which is connected to the gate of the FET (21); an input terminal (12a) connected to an input-side coil of a transformer (22) with a capacitive element (23) therebetween; a high voltage power supply (42) for supplying a constant voltage (VL) lower than the constant voltage (VH); an FET (31) series-connected between the output terminal (11) and the high voltage power supply (42); a transformer (32), the output-side coil of which is connected to the gate of the FET (31); and an input terminal (12b) connected to the input-side coil of the transformer (32) with a capacitive element (33) therebetween. A circuit by which it is possible to present a capacitive load with a staircase high-voltage pulse can be realized thereby.
(FR)Le présent circuit de pilotage (1A) est un circuit permettant de produire sélectivement soit une onde en escalier, soit une onde rectangulaire à partir d'une borne de sortie (11) et de piloter une charge capacitive (52), le circuit étant équipé de : une alimentation électrique à haute tension (41) permettant de délivrer une tension constante (VH) ; un FET (21) connecté en série entre la borne de sortie (11) et l'alimentation électrique à haute tension (41) ; un transformateur (22) dont la bobine de sortie est connectée à la grille du FET (21) ; une borne d'entrée (12a) connectée à une bobine d'entrée d'un transformateur (22), un élément capacitif (23) étant intercalé entre elles ; une alimentation électrique à haute tension (42) permettant de délivrer une tension constante (VL) inférieure à la tension constante (VH) ; un FET (31) connecté en série entre la borne de sortie (11) et l'alimentation électrique à haute tension (42) ; un transformateur (32) dont la bobine de sortie est connectée à la grille du FET (31) ; et une borne d'entrée (12b) connectée à la bobine d'entrée du transformateur (32), un élément capacitif (33) étant intercalé entre elles. L'invention permet de réaliser un circuit grâce auquel il est possible de présenter une charge capacitive avec une impulsion à haute tension en escalier.
(JA) 駆動回路1Aは、階段波及び矩形波の何れかを出力端11から選択的に出力して容量性負荷52を駆動する回路であって、定電圧VHを供給する高電圧電源41と、出力端11と高電圧電源41との間に直列接続されたFET21と、出力側コイルがFET21のゲートに接続された変圧器22と、変圧器22の入力側コイルに容量素子23を介して接続された入力端12aと、定電圧VHより低い定電圧VLを供給する高電圧電源42と、出力端11と高電圧電源42との間に直列接続されたFET31と、出力側コイルがFET31のゲートに接続された変圧器32と、変圧器32の入力側コイルに容量素子33を介して接続された入力端12bとを備える。これにより、容量性負荷に対して階段状の高電圧パルスを好適に与えることが可能な回路が実現される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)