WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013065099) PROCÉDÉ POUR LA FABRICATION D'UN SUBSTRAT POSSÉDANT UN COMPOSANT INTÉGRÉ, ET SUBSTRAT POSSÉDANT UN COMPOSANT INTÉGRÉ FABRIQUÉ À L'AIDE DUDIT PROCÉDÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/065099    N° de la demande internationale :    PCT/JP2011/075059
Date de publication : 10.05.2013 Date de dépôt international : 31.10.2011
CIB :
H05K 3/46 (2006.01)
Déposants : MEIKO ELECTRONICS CO., LTD. [JP/JP]; 5-14-15, Ogami, Ayase-shi, Kanagawa 2521104 (JP) (Tous Sauf US).
SHIMIZU, Ryoichi [JP/JP]; (JP) (US Seulement).
MATSUMOTO, Tohru [JP/JP]; (JP) (US Seulement).
HASEGAWA, Takuya [JP/JP]; (JP) (US Seulement).
IMAMURA, Yoshio [JP/JP]; (JP) (US Seulement)
Inventeurs : SHIMIZU, Ryoichi; (JP).
MATSUMOTO, Tohru; (JP).
HASEGAWA, Takuya; (JP).
IMAMURA, Yoshio; (JP)
Mandataire : NAGATO, Kanji; 5F, Hyakuraku Bldg., 8-1, Shinbashi 5-chome, Minato-ku, Tokyo 1050004 (JP)
Données relatives à la priorité :
Titre (EN) METHOD FOR MANUFACTURING SUBSTRATE HAVING BUILT-IN COMPONENT, AND SUBSTRATE HAVING BUILT-IN COMPONENT MANUFACTURED USING SAME
(FR) PROCÉDÉ POUR LA FABRICATION D'UN SUBSTRAT POSSÉDANT UN COMPOSANT INTÉGRÉ, ET SUBSTRAT POSSÉDANT UN COMPOSANT INTÉGRÉ FABRIQUÉ À L'AIDE DUDIT PROCÉDÉ
(JA) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
Abrégé : front page image
(EN)An electronic component (14) is aligned by having, as references, main marks (A, B) formed on a metal layer (4), and the electronic component (14) is mounted on a second surface (5) of the metal layer (4) by having an adhesive layer (18) between the metal layer and both the electronic component (14) and terminals (20), then, the electronic component (14) and the main marks (A, B) are embedded in an insulating substrate (34). Then, parts of the metal layer (4) are removed, and first windows (W1) having the main marks (A, B) exposed therefrom, and second windows (W2) having exposed therefrom the adhesive layer (18) including portions thereof at positions that correspond to the terminals (20) are formed. The positions of the terminals (20) are specified by having, as the references, the exposed main marks (A, B), laser via holes (LVH) (46) that reach the terminals (20) are formed in the adhesive layer (18) exposed from the second windows (W2), and the metal layer (4) electrically connected to the terminals (20) via first conductive via holes (47) are formed in a wiring pattern (50), said first conductive via holes having been formed by plating the LVH (46) with copper.
(FR)La présente invention concerne un composant électronique (14) qui est aligné au moyen de repères principaux (A, B), formant références, formés sur une couche métallique (4), et le composant électronique (14) est monté sur une seconde surface (5) de la couche métallique (4) au moyen d'une couche adhésive (18) entre la couche métallique et à la fois le composant électronique (14) et des bornes (20), puis le composant électronique (14) et les repères principaux (A, B) sont inclus dans un substrat isolant (34). Ensuite, des parties de la couche métallique (4) sont enlevées, et des premières fenêtres (W1) à partir desquelles sont exposés les repères principaux (A, B), et des secondes fenêtres (W2) à partir desquelles est exposée la couche adhésive (18) comprenant des parties associées en des positions qui correspondent aux bornes (20) sont formées. Les positions des bornes (20) sont spécifiées en ce qu'elles comportent, en tant que références, les repères principaux (A, B) exposés, des trous d'interconnexion laser (LVH) (46) qui atteignent les bornes (20) sont formés dans la couche adhésive (18) exposée à partir des secondes fenêtres (W2) et la couche métallique (4) électriquement connectée aux bornes (20) par le biais de premiers trous d'interconnexion (47) est formée selon un schéma de câblage (50), lesdits premiers trous d'interconnexion conducteurs ayant été formés par la métallisation des LVH (46) avec du cuivre.
(JA) 金属層(4)に形成されたメインマーク(A,B)を基準にして電子部品(14)を位置決めし、電子部品(14)及び端子(20)との間に接着層(18)を介在させて金属層(4)の第2面(5)上に電子部品(14)を搭載した後、電子部品(14)及びメインマーク(A,B)を絶縁基板(34)内に埋設し、その後、金属層(4)の一部を除去し、メインマーク(A,B)を露出させる第1のウィンドウ(W1)及び端子(20)に対応する位置を含む接着層(18)を露出させる第2のウィンドウ(W2)を形成し、露出したメインマーク(A,B)を基準にして端子(20)の位置を特定し、第2のウィンドウ(W2)から露出した接着層(18)に端子(20)まで到達するLVH(46)を形成し、このLVH(46)に銅めっきを施して形成した第1導通ビア(47)を介して端子(20)と電気的に接続された金属層(4)を配線パターン(50)に形成する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)