WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013044494) PROCÉDÉ ET SYSTÈME DE SIMULATION DE CIRCUIT INTÉGRÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/044494    N° de la demande internationale :    PCT/CN2011/080409
Date de publication : 04.04.2013 Date de dépôt international : 30.09.2011
CIB :
G06F 17/50 (2006.01)
Déposants : INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No.3 Beitucheng West Road, Chaoyang District Beijing 100029 (CN) (Tous Sauf US).
WU, Yuping [CN/CN]; (CN) (US Seulement).
CHEN, Lan [CN/CN]; (CN) (US Seulement)
Inventeurs : WU, Yuping; (CN).
CHEN, Lan; (CN)
Mandataire : UNITALEN ATTORNEYS AT LAW; 7th Floor, Scitech Place No.22, Jian Guo Men Wai Ave. Chao Yang District Beijing 100004 (CN)
Données relatives à la priorité :
Titre (EN) INTEGRATED CIRCUIT SIMULATION METHOD AND SYSTEM
(FR) PROCÉDÉ ET SYSTÈME DE SIMULATION DE CIRCUIT INTÉGRÉ
(ZH) 集成电路仿真方法及系统
Abrégé : front page image
(EN)Provided is an integrated circuit simulation method. The simulation time points of the entire circuit are divided into a plurality of independent simulation time windows, and according to a logic simulation result, the simulation initial data of the simulation window starting point of each simulation time window is determined, and as an overlapping time region is present at the head-tail connection between adjacent simulation time windows, the circuit simulation calculation of the current simulation time window can be ended at the overlapping time region, so as to implement independent parallel simulation calculation for each simulation time window. Therefore, the time required for the simulation of the entire circuit is approximately the maximum value of the circuit simulation time required for each simulation time window, thereby greatly increasing the efficiency of circuit simulation and effectively shortening the design period of the integrated circuit.
(FR)L'invention porte sur un procédé de simulation de circuit intégré. Les points temporels de simulation du circuit entier sont divisés en une pluralité de fenêtres temporelles de simulation indépendantes, et en fonction d'un résultat de simulation logique, les données initiales de simulation du point de départ de fenêtre de simulation de chaque fenêtre temporelle de simulation sont déterminées, et étant donnée qu'une région temporelle de chevauchement est présente au raccordement tête-queue entre fenêtres temporelles de simulation adjacentes, le calcul de simulation de circuit de la fenêtre temporelle de simulation courante peut être terminé au niveau de la région temporelle de chevauchement, de manière à mettre en œuvre un calcul de simulation parallèle indépendant pour chaque fenêtre temporelle de simulation. En conséquence, le temps requis pour la simulation du circuit entier est approximativement la valeur maximale du temps de simulation de circuit requis pour chaque fenêtre temporelle de simulation, ce qui augmente fortement l'efficacité de simulation de circuit et raccourcit effectivement la période de conception du circuit intégré.
(ZH)提供了一种集成电路仿真的方法,通过将整个电路的仿真时间点划分为多个独立的仿真时间窗口,并根据逻辑仿真结果来确定各个仿真时间窗口的仿真窗起点的仿真初始数据,而由于相邻的仿真时间窗口在首尾连接处具有重叠时间区,可以在重叠时间区来结束本仿真时间窗口的电路仿真计算,从而实现各个仿真时间窗口能够相互独立地进行并行仿真计算,这样,整个电路仿真所需时间就近似为各仿真时间窗口中所需电路仿真时间的最大值,大大地提高了电路仿真的效率,从而有效地缩短集成电路的设计周期。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)