Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2012077174 - DISPOSITIF DE STOCKAGE NON VOLATIL ET PROCÉDÉ POUR FABRIQUER CELUI-CI

Numéro de publication WO/2012/077174
Date de publication 14.06.2012
N° de la demande internationale PCT/JP2010/071830
Date du dépôt international 06.12.2010
CIB
H01L 27/105 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
H01L 21/8247 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78avec une division ultérieure du substrat en plusieurs dispositifs individuels
82pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232Technologie à effet de champ
8234Technologie MIS
8239Structures de mémoires
8246Structures de mémoires mortes (ROM)
8247programmables électriquement (EPROM)
H01L 27/115 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
112Structures de mémoires mortes
115Mémoires mortes programmables électriquement; Procédés de fabrication à étapes multiples de ces dispositifs
H01L 29/788 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66Types de dispositifs semi-conducteurs
68commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76Dispositifs unipolaires
772Transistors à effet de champ
78l'effet de champ étant produit par une porte isolée
788à grille flottante
H01L 29/792 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66Types de dispositifs semi-conducteurs
68commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76Dispositifs unipolaires
772Transistors à effet de champ
78l'effet de champ étant produit par une porte isolée
792à isolant de grille à emmagasinage de charges, p.ex. transistor de mémoire MNOS
H01L 45/00 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
45Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
CPC
G11C 13/0004
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0004comprising amorphous/crystalline phase transition cells
G11C 2213/75
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2213Indexing scheme relating to G11C13/00 for features not covered by this group
70Resistive array aspects
75Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
H01L 27/0688
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
06including a plurality of individual components in a non-repetitive configuration
0688Integrated circuits having a three-dimensional layout
H01L 27/1021
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
102including bipolar components
1021including diodes only
H01L 27/11578
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
112Read-only memory structures ; [ROM] and multistep manufacturing processes therefor
115Electrically programmable read-only memories; Multistep manufacturing processes therefor
11563with charge-trapping gate insulators, e.g. MNOS or NROM
11578characterised by three-dimensional arrangements, e.g. with cells on different height levels
H01L 27/11582
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
112Read-only memory structures ; [ROM] and multistep manufacturing processes therefor
115Electrically programmable read-only memories; Multistep manufacturing processes therefor
11563with charge-trapping gate insulators, e.g. MNOS or NROM
11578characterised by three-dimensional arrangements, e.g. with cells on different height levels
1158with source and drain on different levels, e.g. with sloping channels
11582the channels comprising vertical portions, e.g. U-shaped channels
Déposants
  • 株式会社日立製作所 HITACHI, LTD. [JP]/[JP] (AllExceptUS)
  • 笹子 佳孝 SASAGO, Yoshitaka [JP]/[JP] (UsOnly)
  • 木下 勝治 KINOSHITA, Masaharu [JP]/[JP] (UsOnly)
  • 田井 光春 TAI, Mitsuharu [JP]/[JP] (UsOnly)
  • 島 明生 SHIMA, Akio [JP]/[JP] (UsOnly)
  • 黒土 健三 KUROTSUCHI, Kenzo [JP]/[JP] (UsOnly)
  • 小林 孝 KOBAYASHI, Takashi [JP]/[JP] (UsOnly)
Inventeurs
  • 笹子 佳孝 SASAGO, Yoshitaka
  • 木下 勝治 KINOSHITA, Masaharu
  • 田井 光春 TAI, Mitsuharu
  • 島 明生 SHIMA, Akio
  • 黒土 健三 KUROTSUCHI, Kenzo
  • 小林 孝 KOBAYASHI, Takashi
Mandataires
  • 筒井 大和 TSUTSUI, Yamato
Données relatives à la priorité
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) NONVOLATILE STORAGE DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF DE STOCKAGE NON VOLATIL ET PROCÉDÉ POUR FABRIQUER CELUI-CI
(JA) 不揮発性記憶装置およびその製造方法
Abrégé
(EN)
When, in the present invention, a thin channel semiconductor layer formed on the side wall of a laminated film in which an insulating film and gate electrode are alternately laminated is removed on that laminated film, increases in contact resistance between a vertical transistor constituted by the channel semiconductor layer and gate electrode and a bit line formed on the laminated film are prevented. As a means therefor, the channel semiconductor layer and an electrically connected conductive layer are provided directly on the laminated film.
(FR)
Selon la présente invention, lorsqu'une couche de semi-conducteur à canal mince sur la paroi latérale d'un film stratifié dans lequel un film isolant et une électrode grille sont stratifiés de façon alternée est enlevée sur ce film stratifié, les augmentations de résistance de contact entre un transistor vertical constitué de la couche de semi-conducteur à canaux et l'électrode de grille et une ligne de bit formée sur le film stratifiée sont évitées. En tant que moyens pour cela, la couche de semi-conducteur à canal et une couche conductrice électriquement connectée sont disposées directement sur le film stratifié.
(JA)
 絶縁膜とゲート電極とを交互に積層した積層膜の側壁に形成された薄いチャネル半導体層が前記積層膜上において除去された場合に、前記チャネル半導体層および前記ゲート電極により構成される縦型トランジスタと、前記積層膜上に形成されたビット線との接触抵抗が上昇することを防ぐ。その手段として、前記積層膜の直上に前記チャネル半導体層と電気的に接続された導電層を設ける。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international