Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2012012042 - SYSTÈME D'HORLOGE À BOUCLE À PHASE ASSERVIE NUMÉRIQUE

Numéro de publication WO/2012/012042
Date de publication 26.01.2012
N° de la demande internationale PCT/US2011/040450
Date du dépôt international 15.06.2011
CIB
H03L 7/00 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
LCOMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7Commande automatique de fréquence ou de phase; Synchronisation
CPC
H03L 2207/50
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
2207Indexing scheme relating to automatic control of frequency or phase and to synchronisation
50All digital phase-locked loop
H03L 7/0992
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
099concerning mainly the controlled oscillator of the loop
0991the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
0992comprising a counter or a frequency divider
H03L 7/0994
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
099concerning mainly the controlled oscillator of the loop
0991the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
0994comprising an accumulator
H03L 7/146
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
14for assuring constant frequency when supply or correction voltages fail ; or are interrupted
146by using digital means for generating the oscillator control signal
H03L 7/18
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
18using a frequency divider or counter in the loop
H03L 7/23
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
22using more than one loop
23with pulse counters or frequency dividers
Déposants
  • ANALOG DEVICES, INC. [US/US]; One Technology Way Norwood, MA 02062-9106, US (AllExceptUS)
  • ZHU, Dan [CN/US]; US (UsOnly)
  • NELSON, Reuben, Pascal [US/US]; US (UsOnly)
  • RAITHATHA, Timir [IN/US]; US (UsOnly)
  • PALMER, Wyn [GB/US]; US (UsOnly)
  • CAVEY, John [US/US]; US (UsOnly)
  • ZHENG, Ziwei [CN/US]; US (UsOnly)
Inventeurs
  • ZHU, Dan; US
  • NELSON, Reuben, Pascal; US
  • RAITHATHA, Timir; US
  • PALMER, Wyn; US
  • CAVEY, John; US
  • ZHENG, Ziwei; US
Mandataires
  • HAILS, Robert, L. Jr.; KENYON & KENYON LLP 1500 K Street, N.W. Washington, DC 20005, US
Données relatives à la priorité
12/838,71919.07.2010US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) A DIGITAL PHASE-LOCKED LOOP CLOCK SYSTEM
(FR) SYSTÈME D'HORLOGE À BOUCLE À PHASE ASSERVIE NUMÉRIQUE
Abrégé
(EN)
A clock system includes a digital phase/frequency detector (DPFD), a buffer, a digitallycontrolled oscillator (DCa) including a sigma- delta modulator (SDM), an adder, a first frequency divider. The DPFD may have a first input for a reference input clock, a second input for a feedback signal, the DPFD generating an output representing a difference between the reference input clock and the feedback signal. The buffer may be coupled to the DPFD for accumulating the difference signal over time. The sigma-delta modulator (SDM) may have a control input coupled to the buffer. The adder may have inputs coupled to the (SDM) and a source of an integer control word.
(FR)
L'invention concerne un système d'horloge qui comporte un détecteur de fréquence/phase numérique (DPFD), un tampon, un oscillateur numériquement commandé (Dca) comportant un modulateur sigma-delta (SDM), un additionneur, un premier diviseur de fréquence. Le DPFD peut avoir une première entrée pour une horloge d'entrée de référence, une seconde entrée pour un signal de rétroaction, le DPFD générant une sortie représentant une différence entre l'horloge d'entrée de référence et le signal de rétroaction. Le tampon peut être couplé au DPFD pour accumuler le signal de différence au fil du temps. Le modulateur sigma-delta (SDM) peut avoir une entrée de commande couplée au tampon. L'additionneur peut avoir des entrées couplées au (SDM) et une source de mot de commande entier.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international