Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012011931 - ÉLÉMENTS MICRO-ÉLECTRONIQUES DONT LES TROUS D'INTERCONNEXION SONT RECOUVERTS DE PASTILLES MÉTALLIQUES

Numéro de publication WO/2012/011931
Date de publication 26.01.2012
N° de la demande internationale PCT/US2010/052783
Date du dépôt international 15.10.2010
CIB
H01L 21/58 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
58Montage des dispositifs à semi-conducteurs sur des supports
H01L 23/48 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
CPC
H01L 2224/0401
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
H01L 2224/0557
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
0556Disposition
0557the external layer being disposed on a via connection of the semiconductor or solid-state body
H01L 2224/05571
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
0556Disposition
05571the external layer being disposed in a recess of the surface
H01L 2224/06181
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
06of a plurality of bonding areas
061Disposition
0618being disposed on at least two different sides of the body, e.g. dual array
06181On opposite sides of the body
H01L 2224/13009
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
13of an individual bump connector
13001Core members of the bump connector
13005Structure
13009Bump connector integrally formed with a via connection of the semiconductor or solid-state body
H01L 2224/13025
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
13of an individual bump connector
13001Core members of the bump connector
1302Disposition
13025the bump connector being disposed on a via connection of the semiconductor or solid-state body
Déposants
  • TESSERA, INC. [US/US]; 3025 Orchard Parkway San Jose, CA 95134, US (AllExceptUS)
  • OGANESIAN, Vage [IL/US]; US (UsOnly)
  • MOHAMMED, Ilyas [IN/US]; US (UsOnly)
  • MITCHELL, Craig [US/US]; US (UsOnly)
  • HABA, Belgacem [US/US]; US (UsOnly)
  • SAVALIA, Piyush [IN/US]; US (UsOnly)
Inventeurs
  • OGANESIAN, Vage; US
  • MOHAMMED, Ilyas; US
  • MITCHELL, Craig; US
  • HABA, Belgacem; US
  • SAVALIA, Piyush; US
Mandataires
  • KARLIN, Joseph, H.; Lerner, David, Littenberg, Krumholz & Mentlik, LLP 600 South Avenue West Westfield, NJ 07090, US
Données relatives à la priorité
12/842,71723.07.2010US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) MICROELECTRONIC ELEMENTS HAVING METALLIC PADS OVERLYING VIAS
(FR) ÉLÉMENTS MICRO-ÉLECTRONIQUES DONT LES TROUS D'INTERCONNEXION SONT RECOUVERTS DE PASTILLES MÉTALLIQUES
Abrégé
(EN)
A microelectronic unit, an interconnection substrate, and a method of fabricating a microelectronic unit are disclosed The microelectronic unit can include a semiconductor element having a plurality of active semiconductor devices therein, the semiconductor element having a first opening extending from a rear surface partially through the semiconductor element towards a front surface and at least one second opening, and a dielectric region overlying a surface of the semiconductor element in the first opening The microelectronic unit can include at least one conductive interconnect electrically connected to a respective conductive via and extending away therefrom within an aperture In a particular embodiment, at least one conductive interconnect can extend within the first opening and at least one second opening, the conductive interconnect being electrically connected with a conductive pad having a top surface exposed at the front surface of the semiconductor element.
(FR)
Cette invention concerne une unité micro-électronique, un substrat d'interconnexion, et un procédé de fabrication de ladite unité micro-électronique. Cette unité micro-électronique peut comprendre un élément semi-conducteur comportant une pluralité de dispositifs semi-conducteurs actifs, l'élément semi-conducteur comprenant une première ouverture partant de sa surface arrière, qui le traverse partiellement et débouche sur la surface avant, au moins une seconde ouverture, et une région diélectrique recouvrant une surface de l'élément semi-conducteur dans la première ouverture. L'unité micro-électronique peut comprendre au moins une interconnexion conductrice connectée électriquement à un trou d'interconnexion correspondant et se prolongeant à l'intérieur d'une ouverture au-delà du trou. Dans un mode de réalisation particulier, au moins une interconnexion conductrice peut se prolonger dans la première ouverture et au moins dans une seconde ouverture, cette interconnexion conductrice étant connectée électriquement à une pastille conductrice présentant une surface supérieure exposée sur la surface avant de l'élément semi-conducteur.
Dernières données bibliographiques dont dispose le Bureau international