Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012010479 - PROCÉDÉ ET STRUCTURE POUR AMÉLIORER LA CONDUCTIVITÉ DE TROUS D'INTERCONNEXION ÉTROITS REMPLIS DE CUIVRE

Numéro de publication WO/2012/010479
Date de publication 26.01.2012
N° de la demande internationale PCT/EP2011/061959
Date du dépôt international 13.07.2011
CIB
H01L 23/532 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
522comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
532caractérisées par les matériaux
H01L 21/768 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
CPC
H01L 21/76846
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76838characterised by the formation and the after-treatment of the conductors
76841Barrier, adhesion or liner layers
76843formed in openings in a dielectric
76846Layer combinations
H01L 21/76864
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76838characterised by the formation and the after-treatment of the conductors
76841Barrier, adhesion or liner layers
76853characterized by particular after-treatment steps
76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
76864Thermal treatment
H01L 21/76873
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76838characterised by the formation and the after-treatment of the conductors
76841Barrier, adhesion or liner layers
76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
76873for electroplating
H01L 21/76883
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76838characterised by the formation and the after-treatment of the conductors
76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
76883Post-treatment or after-treatment of the conductive material
H01L 2221/1089
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2221Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
10Applying interconnections to be used for carrying current between separate components within a device
1068Formation and after-treatment of conductors
1073Barrier, adhesion or liner layers
1084Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
1089Stacks of seed layers
H01L 23/53238
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another ; , i.e. interconnections, e.g. wires, lead frames
522including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
532characterised by the materials
53204Conductive materials
53209based on metals, e.g. alloys, metal silicides
53228the principal metal being copper
53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
Déposants
  • INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, NY 10504, US (AllExceptUS)
  • IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41, North Harbour Portsmouth Hampshire PO6 3AU, GB (MG)
  • MCFEELY, Fenton, Read [US/US]; US (UsOnly)
  • YANG, Chih-Chao [US/US]; US (UsOnly)
Inventeurs
  • MCFEELY, Fenton, Read; US
  • YANG, Chih-Chao; US
Mandataires
  • ROBERTS, Scott; IBM United Kingdom Limited Intellectual Property Law Hursley Park Winchester Hampshire SO21 2JN, GB
Données relatives à la priorité
12/838,59719.07.2010US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) METHOD AND STRUCTURE TO IMPROVE THE CONDUCTIVITY OF NARROW COPPER FILLED VIAS
(FR) PROCÉDÉ ET STRUCTURE POUR AMÉLIORER LA CONDUCTIVITÉ DE TROUS D'INTERCONNEXION ÉTROITS REMPLIS DE CUIVRE
Abrégé
(EN)
Techniques for improving the conductivity of copper (Cu)-filled vias are provided. In one aspect, a method of fabricating a Cu-filled via is provided. The method includes the following steps. A via is etched in a dielectric. The via is lined with a diffusion barrier. A thin ruthenium (Ru) layer is conformally deposited onto the diffusion barrier. A thin seed Cu layer is deposited on the Ru layer. A first anneal is performed to increase a grain size of the seed Cu layer. The via is filled with additional Cu. A second anneal is performed to increase the grain size of the additional Cu.
(FR)
L'invention a trait aux techniques d'amélioration de la conductivité de trous d'interconnexion remplis de cuivre (Cu). Un aspect de l'invention concerne un procédé de fabrication d'un trou d'interconnexion rempli de cuivre qui comprend les étapes suivantes. Un trou d'interconnexion est gravé dans un diélectrique. Le trou d'interconnexion est recouvert d'une barrière à la diffusion. Une couche mince de ruthénium (Ru) est déposée de façon conforme sur la barrière à la diffusion. Une couche mince de germes de Cu est déposée sur la couche de Ru. Un premier recuit est effectué pour augmenter la taille des germes de Cu. Le trou d'interconnexion est rempli avec une quantité supplémentaire de Cu. Un deuxième recuit est effectué pour augmenter la granulométrie du Cu supplémentaire.
Également publié en tant que
GB1301210.9
Dernières données bibliographiques dont dispose le Bureau international