Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012009313 - CELLULE DE MÉMOIRE NON VOLATILE À TROIS TRANSISTORS (N/P/N) SANS PERTURBATION DU PROGRAMME

Numéro de publication WO/2012/009313
Date de publication 19.01.2012
N° de la demande internationale PCT/US2011/043640
Date du dépôt international 12.07.2011
CIB
H01L 27/115 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
112Structures de mémoires mortes
115Mémoires mortes programmables électriquement; Procédés de fabrication à étapes multiples de ces dispositifs
H01L 21/8247 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78avec une division ultérieure du substrat en plusieurs dispositifs individuels
82pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232Technologie à effet de champ
8234Technologie MIS
8239Structures de mémoires
8246Structures de mémoires mortes (ROM)
8247programmables électriquement (EPROM)
G11C 16/10 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
10Circuits de programmation ou d'entrée de données
CPC
G11C 16/0466
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
04using variable threshold transistors, e.g. FAMOS
0466comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
Déposants
  • NATIONAL SEMICONDUCTOR CORPORATION [US/US]; 2900 Semiconductor Drive Santa Clara, CA 95051, US (AllExceptUS)
  • POPLEVINE, Pavel [US/US]; US (UsOnly)
  • HO, Ernes [ID/US]; US (UsOnly)
  • KHAN, Umer [PK/US]; US (UsOnly)
  • FRANKLIN, Andrew, J. [GB/US]; US (UsOnly)
Inventeurs
  • POPLEVINE, Pavel; US
  • HO, Ernes; US
  • KHAN, Umer; US
  • FRANKLIN, Andrew, J.; US
Mandataires
  • POLLOCK, Michael, J.; Dergosits & Noah LLP Three Embarcadero Center, Suite 410 San Francisco, CA 94111, US
Données relatives à la priorité
12/837,83516.07.2010US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) 3 TRANSISTOR (N/P/N) NON-VOLATILE MEMORY CELL WITHOUT PROGRAM DISTURB
(FR) CELLULE DE MÉMOIRE NON VOLATILE À TROIS TRANSISTORS (N/P/N) SANS PERTURBATION DU PROGRAMME
Abrégé
(EN)
A non- volatile memory (NVM) cell structure comprises an NMOS control transistor having source, drain and bulk region electrodes that are commonly-connected to receive a control voltage and a gate electrode that is connected to a data storage node; a PMOS erase transistor having source, drain and bulk region electrodes that are commonly-connected to receive an erase voltage and a gate electrode that is connected to the data storage node; and an NMOS data transistor having source, drain and bulk region electrodes and a gate electrode connected to the data storage node.
(FR)
L'invention concerne la structure d'une cellule de mémoire non volatile, comprenant un transistor NMOS de commande ayant des électrodes de source, de drain et de région massive qui sont connectées en commun pour recevoir une tension de commande et une électrode de grille qui est connectée à un nœud de stockage de données ; un transistor PMOS d'effacement ayant des électrodes de source, de drain et de région massive qui sont connectées en commun pour recevoir une tension d'effacement et une électrode de grille qui est connectée au nœud de stockage de données ; et un transistor NMOS de données ayant des électrodes de source, de drain et de région massive qui sont connectées en commun et une électrode de grille qui est connectée au nœud de stockage de données.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international