Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012007675 - PROCEDE D'OPTIMISATION D'ACCES MEMOIRE, LORS DE LA REPRISE D'EXECUTION D'UNE APPLICATION, DANS UN MICROPROCESSEUR COMPRENANT PLUSIEURS COEURS LOGIQUES ET PROGRAMME D'ORDINATEUR METTANT EN OEUVRE UN TEL PROCEDE

Numéro de publication WO/2012/007675
Date de publication 19.01.2012
N° de la demande internationale PCT/FR2011/051616
Date du dépôt international 07.07.2011
CIB
G06F 12/08 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
G06F 9/46 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
46Dispositions pour la multiprogrammation
CPC
G06F 12/0806
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0806Multiuser, multiprocessor or multiprocessing cache systems
G06F 12/0842
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0806Multiuser, multiprocessor or multiprocessing cache systems
0842for multiprocessing or multitasking
G06F 12/0862
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0862with prefetch
G06F 2212/6028
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2212Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
60Details of cache memory
6028Prefetching based on hints or prefetch instructions
G06F 8/4441
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
8Arrangements for software engineering
40Transformation of program code
41Compilation
44Encoding
443Optimisation
4441Reducing the execution time required by the program code
G06F 9/30123
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
30098Register arrangements
3012Organisation of register space, e.g. banked or distributed register file
30123according to context, e.g. thread buffers
Déposants
  • BULL SAS [FR/FR]; Rue Jean Jaurès F-78340 Les Clayes Sous Bois, FR (AllExceptUS)
  • COUVEE, Philippe [FR/FR]; FR (UsOnly)
  • KALEMKARIAN, Yann [FR/FR]; FR (UsOnly)
  • WELTERLEN, Benoît [FR/FR]; FR (UsOnly)
Inventeurs
  • COUVEE, Philippe; FR
  • KALEMKARIAN, Yann; FR
  • WELTERLEN, Benoît; FR
Mandataires
  • IMBERT DE TREMIOLLES, Ghislain; SANTARELLI BP 237 14 avenue de la Grande Armée F-75822 Paris Cedex 17, FR
Données relatives à la priorité
105568112.07.2010FR
Langue de publication français (FR)
Langue de dépôt français (FR)
États désignés
Titre
(EN) METHOD FOR OPTIMIZING MEMORY ACCESS IN A MICROPROCESSOR INCLUDING SEVERAL LOGIC CORES UPON RESUMPTION OF EXECUTING AN APPLICATION, AND COMPUTER PROGRAM IMPLEMENTING SUCH A METHOD
(FR) PROCEDE D'OPTIMISATION D'ACCES MEMOIRE, LORS DE LA REPRISE D'EXECUTION D'UNE APPLICATION, DANS UN MICROPROCESSEUR COMPRENANT PLUSIEURS COEURS LOGIQUES ET PROGRAMME D'ORDINATEUR METTANT EN OEUVRE UN TEL PROCEDE
Abrégé
(EN)
The invention relates in particular to optimizing memory access in a microprocessor including several logic cores upon the resumption of executing a main application, and enabling the simultaneous execution of at least two processes in an environment including a hierarchically organized shared memory including a top portion and a bottom portion, a datum being copied from the bottom portion to the top portion for processing by the application. The computer is adapted to interrupt the execution of the main application. Upon an interruption in the execution of said application, a reference to a datum stored in a top portion of the memory is stored, wherein said datum must be used in order to enable the execution of the application. After programming a resumption of the execution of the application and before the resumption thereof, said datum is accessed in a bottom portion of the memory in accordance with the reference to be stored in a top portion of the memory.
(FR)
L'invention a notamment pour objet l'optimisation d'accès mémoire, lors de la reprise d'exécution d'une application principale, dans un microprocesseur comprenant plusieurs cœurs logiques et permettant l'exécution simultanée d'au moins deux processus dans un environnement comprenant une mémoire partagée organisée de façon hiérarchique comprenant des parties haute et basse, une donnée étant copiée de la partie basse vers la haute pour être traitée par l'application. L'ordinateur est adapté à interrompre l'exécution de l'application principale. Lors d'une interruption de l'exécution de cette application, une référence à une donnée mémorisée dans une partie haute de la mémoire est mémorisée, cette donnée devant être utilisée pour permettre l'exécution de l'application. Après une programmation d'une reprise d'exécution de l'application et avant sa reprise, cette donnée est accédée dans une partie basse de la mémoire selon la référence pour être mémorisée dans une partie haute de la mémoire.
Dernières données bibliographiques dont dispose le Bureau international