Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012007643 - CIRCUIT SÉQUENTIEL À DÉTECTION D'ERREUR DE MODE EN COURS

Numéro de publication WO/2012/007643
Date de publication 19.01.2012
N° de la demande internationale PCT/FI2011/050653
Date du dépôt international 13.07.2011
CIB
H03K 3/037 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
3Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
02Générateurs caractérisés par le type de circuit ou par les moyens utilisés pour produire des impulsions
027par l'utilisation de circuits logiques, avec réaction positive interne ou externe
037Circuits bistables
H03K 3/012 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
3Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
01Détails
012Modifications du générateur pour améliorer le temps de réponse ou pour diminuer la consommation d'énergie
CPC
G01R 31/31725
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
31725Timing aspects, e.g. clock distribution, skew, propagation delay
H03K 19/003
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
003Modifications for increasing the reliability ; for protection
H03K 3/012
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
3Circuits for generating electric pulses; Monostable, bistable or multistable circuits
01Details
012Modifications of generator to improve response time or to decrease power consumption
H03K 3/0375
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
3Circuits for generating electric pulses; Monostable, bistable or multistable circuits
02Generators characterised by the type of circuit or by the means used for producing pulses
027by the use of logic circuits, with internal or external positive feedback
037Bistable circuits
0375provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Déposants
  • AALTO UNIVERSITY FOUNDATION [FI/FI]; P.O. Box 11000 FI-00076 AALTO Helsinki, FI (AllExceptUS)
  • KOSKINEN, Lauri [FI/FI]; FI (UsOnly)
  • TURNQUIST, Matthew [US/FI]; FI (UsOnly)
  • MÄKIPÄÄ, Jani [FI/FI]; FI (UsOnly)
  • LAULAINEN, Erkka [FI/FI]; FI (UsOnly)
Inventeurs
  • KOSKINEN, Lauri; FI
  • TURNQUIST, Matthew; FI
  • MÄKIPÄÄ, Jani; FI
  • LAULAINEN, Erkka; FI
Mandataires
  • LEITZINGER OY; Tammasaarenkatu 1 FI-00180 Helsinki, FI
Données relatives à la priorité
61/364,81916.07.2010US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SEQUENTIAL CIRCUIT WITH CURRENT MODE ERROR DETECTION
(FR) CIRCUIT SÉQUENTIEL À DÉTECTION D'ERREUR DE MODE EN COURS
Abrégé
(EN)
A sequential circuit with transition error detector comprising: a sequential element (405) with an input that is asserted to the output during the second clock phase of a two phase clock signal, a transition error detector (401, 402, 403, 404) coupled to the sequential element input to assert an error signal if a transition occurs at the sequential element input during the second clock phase but not to assert during the first clock phase, wherein transition error detection circuit comprises a current mode circuit (401, 402, 403) as detection circuit for transition timing error detection from signals derived from the sequential element clock signal and input signals.
(FR)
L'invention concerne un circuit séquentiel à détecteur d'erreur de transition comprenant : un élément séquentiel (405) comportant une entrée qui est appliquée à la sortie pendant la seconde phase d'horloge d'un signal d'horloge biphasé, un détecteur d'erreur de transition (401, 402, 403, 404) couplé à l'entrée de l'élément séquentiel pour appliquer un signal d'erreur si une transition se produit à l'entrée de l'élément séquentiel pendant la seconde phase d'horloge mais pour ne pas le faire pendant la première phase d'horloge. Le circuit de détection d'erreur de transition comprend un circuit de mode en cours (401, 402, 403) sous la forme d'un circuit de détection d'erreur de synchronisation de transition à partir de signaux dérivés du signal d'horloge de l'élément séquentiel et des signaux de sortie.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international