Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012006403 - BOÎTIERS MICROÉLECTRONIQUES DOTÉS DE CONNECTEURS DE PUCES RETOURNÉES À GRAVURE DOUBLE OU MULTIPLE ET PROCÉDÉ DE FABRICATION CORRESPONDANT

Numéro de publication WO/2012/006403
Date de publication 12.01.2012
N° de la demande internationale PCT/US2011/043152
Date du dépôt international 07.07.2011
CIB
H01L 23/485 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
482formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
485formées de structures en couches comprenant des couches conductrices et isolantes, p.ex. contacts planaires
H01L 23/498 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
488formées de structures soudées
498Connexions électriques sur des substrats isolants
H01L 21/60 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
CPC
H01L 21/4853
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
4814Conductive parts
4846Leads on or in insulating or insulated substrates, e.g. metallisation
4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
H01L 21/563
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, ; e.g. sealing of a cap to a base of a container
56Encapsulations, e.g. encapsulation layers, coatings
563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
H01L 2224/0401
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
H01L 2224/0558
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
05575Plural external layers
0558being stacked
H01L 2224/05644
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
05599Material
056with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
05638the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
05644Gold [Au] as principal constituent
H01L 2224/0612
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
06of a plurality of bonding areas
061Disposition
0612Layout
Déposants
  • TESSERA, INC. [US/US]; 3025 Orchard Parkway San Jose, CA 95134, US (AllExceptUS)
  • HABA, Belgacem [US/US]; US (UsOnly)
Inventeurs
  • HABA, Belgacem; US
Mandataires
  • KARLIN, Joseph, S.; Lerner, David, Littenberg, Krumholz & Mentlik, LLP 600 South Avenue West Westfield, NJ 07090, US
Données relatives à la priorité
12/832,37608.07.2010US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) MICROELECTRONIC PACKAGE WITH DUAL OR MULTIPLE - ETCHED FLIP -CHIP CONNECTORS AND CORRESPONDING MANUFACTURING METHOD
(FR) BOÎTIERS MICROÉLECTRONIQUES DOTÉS DE CONNECTEURS DE PUCES RETOURNÉES À GRAVURE DOUBLE OU MULTIPLE ET PROCÉDÉ DE FABRICATION CORRESPONDANT
Abrégé
(EN)
A packaged microelectronic element (900) can include a microelectronic element (902) having a front surface (909) and a plurality of first solid metal posts (916) extending away from the front surface. A substrate (901) can have a major surface (906) and a plurality of conductive elements (912) exposed at the major surface and joined to the first solid metal posts (916). In particular examples, the conductive elements (912) can be bond pads (992) or can be second posts (108) having top surfaces (111) and edge surfaces (113) extending at substantial angles away therefrom. Each first solid metal post (916) can include a base region (36) adjacent to the microelectronic element (902) and a tip region (32) remote from the microelectronic element, the base region and tip region having respective concave circumferential surfaces (46, 44). The first solid metal posts (916) are formed in a multi-step etching process which allows formation of unitary metallic microcontacts or posts from a single metallic layer with combinations of pitch, tip diameter and height not attainable in conventional etching processes. As a variation, posts (932) extending from a top surface of the substrate (921) include multiple - etched conductive posts while posts (936) extending from the microelectronic element (922) may be any type of conductive posts or, as another variation, posts (952) extending from a top surface of the substrate (941) and posts (956) extending from a front surface of the microelectronic element (942) include multiple - etched conductive posts.
(FR)
L'invention concerne un élément microélectronique en boîtier (900), qui peut inclure un élément microélectronique (902) doté d'une surface frontale (909) et une pluralité de premières bornes métalliques solides (916) qui s'étendent en direction opposée à la surface frontale. Un substrat (901) peut avoir une surface principale (906) et une pluralité d'éléments conducteurs (912) exposés sur la surface principale et reliés aux premières bornes métalliques solides (916). Dans des exemples particuliers, les éléments conducteurs (912) peuvent être des aires de soudure (992) ou peuvent être des secondes bornes (108) ayant des surfaces supérieures (111) et des surfaces marginales (113) qui s'étendent en direction opposée en formant des angles importants. Chacune des premières bornes métalliques solides (916) peut comprendre une région de base (36) adjacente à l'élément microélectronique (902) et une région de sommet (32) distante de l'élément microélectronique, la région de base et la région de sommet ayant des surfaces circonférentielles (46, 44) concaves respectives. Les premières bornes métalliques solides (916) sont produites dans le cadre d'un processus de gravure à plusieurs étapes qui permet de former des microcontacts ou bornes métalliques unitaires à partir d'une seule couche métallique, avec une combinaison de pas, diamètre et hauteur de pointe qui ne peut pas être atteinte avec des processus de gravure classiques. En variante, des bornes (932) s'étendant depuis une surface supérieure du substrat (921) comprennent des bornes conductrices à gravure multiple alors que les bornes (936) s'étendant depuis l'élément microélectronique (922) peuvent être de n'importe quel type de borne conductrice ou, selon une autre variante possible, des bornes (952) s'étendant depuis une surface supérieure du substrat (941) et des bornes (956) s'étendant depuis une surface supérieure de l'élément microélectronique (942) comprennent des bornes conductrices à gravure multiple.
Dernières données bibliographiques dont dispose le Bureau international