Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2012005073 - DISPOSITIF SEMI-CONDUCTEUR, BOÎTIER SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION DUDIT DISPOSITIF ET DUDIT BOÎTIER

Numéro de publication WO/2012/005073
Date de publication 12.01.2012
N° de la demande internationale PCT/JP2011/063030
Date du dépôt international 07.06.2011
CIB
H01L 21/60 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
H01L 21/3205 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
31pour former des couches isolantes en surface, p.ex. pour masquer ou en utilisant des techniques photolithographiques; Post-traitement de ces couches; Emploi de matériaux spécifiés pour ces couches
3205Dépôt de couches non isolantes, p.ex. conductrices ou résistives, sur des couches isolantes; Post-traitement de ces couches
H01L 23/52 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
CPC
H01L 2224/02166
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
0212Auxiliary members for bonding areas, e.g. spacers
02122being formed on the semiconductor or solid-state body
02163on the bonding area
02165Reinforcing structures
02166Collar structures
H01L 2224/04042
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
H01L 2224/05082
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
05001Internal layers
05075Plural internal layers
0508being stacked
05082Two-layer arrangements
H01L 2224/05554
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
0555Shape
05552in top view
05554being square
H01L 2224/05559
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
0555Shape
05556in side view
05559non conformal layer on a patterned surface
H01L 2224/05624
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
05599Material
056with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
05617the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
05624Aluminium [Al] as principal constituent
Déposants
  • 三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP (AllExceptUS)
  • ルネサスエレクトロニクス株式会社 RENESAS ELECTRONICS CORPORATION [JP/JP]; 神奈川県川崎市中原区下沼部1753番地 1753, Shimonumabe, Nakahara-ku, Kawasaki-shi, Kanagawa 2118668, JP (AllExceptUS)
  • 前田 晃 MAEDA, Akira; JP (UsOnly)
  • 山田 朗 YAMADA, Akira; JP (UsOnly)
  • 山崎 浩次 YAMAZAKI, Koji; JP (UsOnly)
  • 堀部 裕史 HORIBE, Hiroshi; JP (UsOnly)
  • 広瀬 哲也 HIROSE, Tetsuya; JP (UsOnly)
Inventeurs
  • 前田 晃 MAEDA, Akira; JP
  • 山田 朗 YAMADA, Akira; JP
  • 山崎 浩次 YAMAZAKI, Koji; JP
  • 堀部 裕史 HORIBE, Hiroshi; JP
  • 広瀬 哲也 HIROSE, Tetsuya; JP
Mandataires
  • 特許業務法人深見特許事務所 Fukami Patent Office, p.c.; 大阪府大阪市北区中之島二丁目2番7号 中之島セントラルタワー Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005, JP
Données relatives à la priorité
2010-15571508.07.2010JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) SEMICONDUCTOR DEVICE, SEMICONDUCTOR PACKAGE, AND METHOD FOR PRODUCING EACH
(FR) DISPOSITIF SEMI-CONDUCTEUR, BOÎTIER SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION DUDIT DISPOSITIF ET DUDIT BOÎTIER
(JA) 半導体装置、半導体パッケージ及びそれらの製造方法
Abrégé
(EN)
Disclosed is a semiconductor device having an electrode (bonding pad) wherein a Cu wire bond join is possible having favorable initial bondability and high reliability. Further disclosed are a semiconductor package, and a method for producing each. The semiconductor device is provided with: an active element; an electrode (8) that has aluminum as the primary component and that is electrically connected to the abovementioned active element; and a stress relaxation membrane (6) that is disposed only in the center region of the abovementioned electrode (8) and that has mechanical strength that is at least that of copper. As a result, it is possible to reduce damage to the active element when bonding, and it is possible to favorably join a Cu wire, which is the bonding wire, to the electrode, which is the bonding pad.
(FR)
L'invention concerne un dispositif semi-conducteur comportant une électrode (plot de liaison), une liaison à fil Cu étant possible avec une aptitude à la liaison initiale favorable et une fiabilité élevée. L'invention concerne par ailleurs un boîtier semi-conducteur et un procédé de production dudit dispositif et dudit boîtier. Le dispositif semi-conducteur comprend : un élément actif ; une électrode (8) dont le principal constituant est de l'aluminium et qui est connectée électriquement audit élément actif ; et une membrane de relaxation des contraintes (6) qui n'est placée que dans la région centrale de ladite électrode (8) et qui présente une résistance mécanique inférieure à celle du cuivre. En conséquence, il est possible de réduire l'endommagement de l'élément actif lors de la liaison et il est possible de joindre dans des conditions favorables un fil Cu, qui est le fil de liaison, à l'électrode, qui est le plot de liaison.
(JA)
 良好な初期接合性と、高い信頼性とを有するCuワイヤボンド接合が可能な電極(ボンディングパッド)を有する半導体装置、半導体パッケージ及びそれらの製造方法が得られる。半導体装置は、能動素子と、上記能動素子と電気的に接続されたアルミニウムを主成分とする電極(8)と、上記電極(8)の中央部のみに配置され、機械的強度が銅以上の応力緩和膜(6)とを備える。このようにすれば、ボンディングの際の能動素子へのダメージを少なくすることができ、ボンディングワイヤであるCuワイヤとボンディングパッドである電極との良好な接合をすることができる。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international