Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012005003 - DISPOSITIF DE MÉMOIRE NON VOLATILE À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DUDIT DISPOSITIF

Numéro de publication WO/2012/005003
Date de publication 12.01.2012
N° de la demande internationale PCT/JP2011/003902
Date du dépôt international 07.07.2011
CIB
H01L 27/105 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
H01L 21/288 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
28Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes H01L21/20-H01L21/268177
283Dépôt de matériaux conducteurs ou isolants pour les électrodes
288à partir d'un liquide, p.ex. dépôt électrolytique
H01L 21/3205 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
31pour former des couches isolantes en surface, p.ex. pour masquer ou en utilisant des techniques photolithographiques; Post-traitement de ces couches; Emploi de matériaux spécifiés pour ces couches
3205Dépôt de couches non isolantes, p.ex. conductrices ou résistives, sur des couches isolantes; Post-traitement de ces couches
H01L 23/52 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
H01L 45/00 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
45Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
H01L 49/00 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
49Dispositifs à l'état solide non couverts par les groupes H01L27/-H01L47/109; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
CPC
H01L 21/76879
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76838characterised by the formation and the after-treatment of the conductors
76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
76879by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
H01L 27/2463
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
24including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, ; e.g. resistance switching non-volatile memory structures
2463Arrangements comprising multiple bistable or multistable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays, details of the horizontal layout
H01L 45/04
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
45Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
H01L 45/146
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
45Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
14Selection of switching materials
145Oxides or nitrides
146Binary metal oxides, e.g. TaOx
H01L 45/1683
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
45Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
16Manufacturing
1666Patterning of the switching material
1683by filling of openings, e.g. damascene method
Déposants
  • パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
  • ▲辻▼ 清孝 TSUJI, Kiyotaka; null (UsOnly)
  • 三河 巧 MIKAWA, Takumi; null (UsOnly)
  • 富永 健司 TOMINAGA, Kenji; null (UsOnly)
Inventeurs
  • ▲辻▼ 清孝 TSUJI, Kiyotaka; null
  • 三河 巧 MIKAWA, Takumi; null
  • 富永 健司 TOMINAGA, Kenji; null
Mandataires
  • 特許業務法人 有古特許事務所 PATENT CORPORATE BODY ARCO PATENT OFFICE; 兵庫県神戸市中央区東町123番地の1 貿易ビル3階 3rd Fl., Bo-eki Bldg., 123-1 Higashimachi, Chuo-ku, Kobe-shi, Hyogo 6500031, JP
Données relatives à la priorité
2010-15563508.07.2010JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR FABRICATING SAME
(FR) DISPOSITIF DE MÉMOIRE NON VOLATILE À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DUDIT DISPOSITIF
(JA) 不揮発性半導体記憶装置およびその製造方法
Abrégé
(EN)
A nonvolatile semiconductor memory device comprises: a plurality of memory cell holes (101) formed at respective cross points between a plurality of stripe-shaped first interconnections (10) and a plurality of stripe-shaped second interconnections (20) in a planar view by opening an interlayer insulating layer (80) so as to expose top surfaces of the first interconnections; a plurality of dummy holes (111) formed on the first interconnections and in the interlayer insulating layer so as to reach the top surfaces of the first interconnections; and a stacked structure of a first electrode (30) and a resistance change layer (40) formed inside the memory cell holes and the dummy holes. The area of the first interconnection exposed to the bottom opening portion of one dummy hole is larger than the area of the first interconnection exposed to the bottom opening portion of one memory cell hole. One or more dummy holes are formed on each of the first interconnections.
(FR)
Un dispositif de mémoire non volatile à semi-conducteur comprend : une pluralité de trous de cellule de mémoire (101) formés aux points d'intersection respectifs entre une pluralité de premières interconnexions (10) en forme de bande et une pluralité de secondes interconnexions (20) en forme de bande en vue planaire, en ouvrant une couche isolante intercalaire (80) de manière à exposer les surfaces supérieures des premières interconnexions ; une pluralité de trous factices (111) formés sur les premières interconnexions et dans la couche isolante intercalaire de manière à ce qu'ils atteignent les surfaces supérieures des premières interconnexions ; et une structure d'empilement d'une première électrode (30) et d'une couche de changement de résistance (40) formée à l'intérieur des trous de cellule de mémoire et des trous factices. La zone de la première interconnexion exposée vers la partie d'ouverture inférieure d'un trou factice est plus grande que la zone de la première interconnexion exposée vers la partie d'ouverture inférieure d'un trou de mémoire de cellule. Un ou plusieurs trous factices sont formés sur chacune des premières interconnexions.
(JA)
 ストライプ状の複数の第1配線(10)とストライプ状の複数の第2配線(20)の平面視における各々の交点において、層間絶縁層(80)中に、複数の第1配線の上面を開口するように形成された複数のメモリセルホール(101)と、複数の第1配線上に形成され、かつ複数の第1配線の上面まで達するように層間絶縁層内に形成された複数のダミーホール(111)と、メモリセルホールおよびダミーホールの内部に形成された第1電極(30)と抵抗変化層(40)との積層構造とを含む。1個のダミーホールの下側開口部に露出する第1配線の面積は、1個のメモリセルホールの下側開口部に露出する第1配線の面積より大きく、それぞれの第1配線には、1個以上のダミーホールが形成されている。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international