Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2012003657 - PROCÉDÉ DE FABRICATION POUR DISPOSITIF DE PUISSANCE SOI À HAUTE TENSION

Numéro de publication WO/2012/003657
Date de publication 12.01.2012
N° de la demande internationale PCT/CN2010/076667
Date du dépôt international 07.09.2010
CIB
H01L 21/336 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335Transistors à effet de champ
336à grille isolée
H01L 21/331 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
328Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type bipolaire, p.ex. diodes, transistors, thyristors
33les dispositifs comportant trois électrodes ou plus
331Transistors
H01L 21/316 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
31pour former des couches isolantes en surface, p.ex. pour masquer ou en utilisant des techniques photolithographiques; Post-traitement de ces couches; Emploi de matériaux spécifiés pour ces couches
314Couches inorganiques
316composées d'oxydes, ou d'oxydes vitreux, ou de verres à base d'oxyde
CPC
H01L 29/0653
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0603characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
0642Isolation within the component, i.e. internal isolation
0649Dielectric regions, e.g. SiO2 regions, air gaps
0653adjoining the input or output region of a field-effect device, e.g. the source or drain region
H01L 29/0886
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
08with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
0843Source or drain regions of field-effect devices
0847of field-effect transistors with insulated gate
0852of DMOS transistors
0873Drain regions
0886Shape
H01L 29/42368
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
40Electrodes ; ; Multistep manufacturing processes therefor
41characterised by their shape, relative sizes or dispositions
423not carrying the current to be rectified, amplified or switched
42312Gate electrodes for field effect devices
42316for field-effect transistors
4232with insulated gate
42364characterised by the insulating layer, e.g. thickness or uniformity
42368the thickness being non-uniform
H01L 29/66681
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
66007Multistep manufacturing processes
66075of devices having semiconductor bodies comprising group 14 or group 13/15 materials
66227the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
66409Unipolar field-effect transistors
66477with an insulated gate, i.e. MISFET
66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
66681Lateral DMOS transistors, i.e. LDMOS transistors
H01L 29/7824
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
78with field effect produced by an insulated gate
7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
7816Lateral DMOS transistors, i.e. LDMOS transistors
7824with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
Déposants
  • 中国科学院上海微系统与信息技术研究所 SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY CHINESE ACADEMY OF SCIENCES [CN/CN]; 中国上海市长宁区长宁路865号 No.865, Changning Road Changning District Shanghai 200050, CN (AllExceptUS)
  • 程新红 CHENG, Xinhong [CN/CN]; CN (UsOnly)
  • 王中健 WANG, Zhongjian [CN/CN]; CN (UsOnly)
  • 俞跃辉 YU, Yuehui [CN/CN]; CN (UsOnly)
  • 何大伟 HE, Dawei [CN/CN]; CN (UsOnly)
  • 徐大伟 XU, Dawei [CN/CN]; CN (UsOnly)
  • 夏超 XIA, Chao [CN/CN]; CN (UsOnly)
Inventeurs
  • 程新红 CHENG, Xinhong; CN
  • 王中健 WANG, Zhongjian; CN
  • 俞跃辉 YU, Yuehui; CN
  • 何大伟 HE, Dawei; CN
  • 徐大伟 XU, Dawei; CN
  • 夏超 XIA, Chao; CN
Mandataires
  • 上海光华专利事务所 J.Z.M.C PATENT AND TRADEMARK LAW OFFICE; 中国上海市杨浦区国定路335号5022室 Room 5022, No.335, GUODing Road YANG Pu District, Shanghai 200433, CN
Données relatives à la priorité
201010220370.806.07.2010CN
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) MANUFACTURING METHOD FOR SOI HIGH VOLTAGE POWER DEVICE
(FR) PROCÉDÉ DE FABRICATION POUR DISPOSITIF DE PUISSANCE SOI À HAUTE TENSION
(ZH) SOI高压功率器件的制备方法
Abrégé
(EN)
A manufacturing method for a silicon-on-insulator (SOI) high voltage power device is provided. Firstly a first oxide layer (24) is formed in parts of the surface of an SOI substrate. Then a recessing region (25) is formed by removing the first oxide layer (24). Thereafter a second oxide layer (26) is formed in the recessing region (25) and the surface of the second oxide layer (26) is kept in the same plane with the surface of the SOI substrate. Then a P type region (281,282,283) and an N type region (27) used as drain and source, and a gate region (30) used as gate of the high voltage power device are formed respectively on the structure having the second oxide layer (26) by performing processes including photoetching and doping. Subsequently a third oxide layer (29) is deposited on the drift region of the structure in which the P type region (281,282,283) and the N type region (27) have been formed. The total thickness of the third oxide layer (29) and the second oxide layer (26) is approximately equal to the thickness of the oxide interlayer (22) in the SOI substrate. Finally plural metal sub-regions (284,271,301) are formed respectively contacting to the P type region (281,282,283), the N type region (27) and the gate region (30). A high voltage power device which can withstand high voltage is thus produced.
(FR)
L'invention concerne un procédé de fabrication pour un dispositif de puissance silicium sur isolant (SOI) à haute tension. Premièrement, une première couche d'oxyde (24) est formée sur certaines parties de la surface d'un substrat SOI. Ensuite, une région en creux (25) est formée par enlèvement de la première couche d'oxyde (24). Après cela, une deuxième couche d'oxyde (26) est formée dans la région en creux (25) et la surface de la deuxième couche d'oxyde (26) est maintenue dans le même plan que la surface du substrat SOI. Une région de type p (281, 282, 283) et une région de type n (27), utilisées comme drain et source, et une région de grille (30), utilisée comme grille du dispositif de puissance à haute tension, sont alors formées respectivement sur la structure ayant la deuxième couche d'oxyde (26) par exécution de traitements comprenant la photogravure et le dopage. Par la suite, une troisième couche d'oxyde (29) est déposée sur la région de dérive de la structure dans laquelle ont été formées la région de type p (281, 282, 283) et la région de type n (27). L'épaisseur totale de la troisième couche d'oxyde (29) et de la deuxième couche d'oxyde (26) est approximativement égale à l'épaisseur de la couche intermédiaire d'oxyde (22) dans le substrat SOI. Enfin, plusieurs sous-régions métalliques (284, 271, 301) sont formées respectivement au contact de la région de type p (281, 282, 283), de la région de type n (27) et de la région de grille (30). On obtient ainsi un dispositif de puissance à haute tension qui peut résister à des tensions élevées.
(ZH)
提供一种SOI高压功率器件的制备方法,首先在SOI基板表面的部分区域形成第一氧化层(24),再去除所述第一氧化层(24)以便形成凹陷区(25),然后在凹陷区(25)形成第二氧化层(26),以便使第二氧化层(26)的表面与SOI基板表面保持平齐,再在包含第二氧化层(26)的结构上进行包括光刻、掺杂在内的处理以分别形成作为高压功率器件漏极和源极的P型区域(281,282,283)和N型区域(27)、以及作为栅极的栅极区域(30),随后在已形成P型区域(281,282,283)和N型区域(27)的结构的漂移区上方淀积第三氧化层(29),使第三氧化层(29)和第二氧化层(26)的厚度之和与SOI基板中的氧化夹层(22)的厚度接近一致,最后再生成分别与P型区域(281,282,283)、N型区域(27)及栅极区域(30)相接触的各金属子区域(284,271,301),由此形成耐高压的高压功率器件。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international