Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2012003359 - PROCÉDÉS ET APPAREIL DE TEST DE RÉSEAUX D'ISFET

Numéro de publication WO/2012/003359
Date de publication 05.01.2012
N° de la demande internationale PCT/US2011/042655
Date du dépôt international 30.06.2011
CIB
G01N 27/403 2006.01
GPHYSIQUE
01MÉTROLOGIE; TESTS
NRECHERCHE OU ANALYSE DES MATÉRIAUX PAR DÉTERMINATION DE LEURS PROPRIÉTÉS CHIMIQUES OU PHYSIQUES
27Recherche ou analyse des matériaux par l'emploi de moyens électriques, électrochimiques ou magnétiques
26en recherchant des variables électrochimiques; en utilisant l'électrolyse ou l'électrophorèse
403Ensembles de cellules et d'électrodes
CPC
G01N 27/4145
GPHYSICS
01MEASURING; TESTING
NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
27Investigating or analysing materials by the use of electric, electro-chemical, or magnetic means
26by investigating electrochemical variables; by using electrolysis or electrophoresis
403Cells and electrode assemblies
414Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
4145specially adapted for biomolecules, e.g. gate electrode with immobilised receptors
G01N 27/4148
GPHYSICS
01MEASURING; TESTING
NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
27Investigating or analysing materials by the use of electric, electro-chemical, or magnetic means
26by investigating electrochemical variables; by using electrolysis or electrophoresis
403Cells and electrode assemblies
414Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
4148Integrated circuits therefor, e.g. fabricated by CMOS processing
G01R 31/2621
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
26Testing of individual semiconductor devices
2607Circuits therefor
2621for testing field effect transistors, i.e. FET's
G01R 31/2829
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
2829Testing of circuits in sensor or actuator systems
H01L 2924/0002
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
0001Technical content checked by a classifier
0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Déposants
  • LIFE TECHNOLOGIES CORPORATION [US/US]; 5791 Van Allen Way Carlsbad, California 92008, US (AllExceptUS)
  • BOLANDER, Jarie [US/US]; US (UsOnly)
  • FIFE, Keith Glen [US/US]; US (UsOnly)
  • MILGREW, Mark James [GB/US]; US (UsOnly)
Inventeurs
  • BOLANDER, Jarie; US
  • FIFE, Keith Glen; US
  • MILGREW, Mark James; US
Mandataires
  • HAMMOND, Alan, W.; Life Technologies Corporation Attention: IP Department 5791 Van Allen Way Carlsbad, CA 92008, US
Données relatives à la priorité
61/360,49330.06.2010US
61/360,49501.07.2010US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) METHODS AND APPARATUS FOR TESTING ISFET ARRAYS
(FR) PROCÉDÉS ET APPAREIL DE TEST DE RÉSEAUX D'ISFET
Abrégé
(EN)
The invention provides testing of a chemically-sensitive transistor device, such as an ISFET device, without exposing the device to liquids. In one embodiment, the invention performs a first test to calculate a resistance of the transistor. Based on the resistance, the invention performs a second test to transition the testing transistor among a plurality of modes. Based on corresponding measurements, a floating gate voltage is then calculated with little or no circuitry overhead. In another embodiment, the parasitic capacitance of at least either the source or drain is used to bias the floating gate of an ISFET. A driving voltage and biasing current are applied to exploit the parasitic capacitance to test the functionality of the transistor.
(FR)
L'invention a pour objet de tester un dispositif de transistor chimiquement sensible, tel qu'un dispositif ISFET, sans exposer le dispositif à des liquides. Dans un mode de réalisation, l'invention effectue un premier test pour calculer une résistance du transistor. En se basant sur la résistance, l'invention effectue un deuxième test pour faire passer le transistor en essais par une pluralité de modes. Sur la base de mesures correspondantes, une tension de grille flottante est alors calculée avec peu ou pas de surcharge des circuits. Dans un autre mode de réalisation, la capacitance parasite de la source et / ou du drain est utilisée pour polariser la grille flottante d'un ISFET. Une tension d'excitation et un courant de polarisation sont appliqués pour exploiter la capacitance parasite en vue de tester la fonctionnalité du transistor.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international