Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012001944 - DISPOSITIF DE MÉMOIRE NON VOLATILE ET PROCÉDÉ D'EXCITATION ASSOCIÉ

Numéro de publication WO/2012/001944
Date de publication 05.01.2012
N° de la demande internationale PCT/JP2011/003670
Date du dépôt international 28.06.2011
CIB
G11C 13/00 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
13Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes G11C11/, G11C23/ ou G11C25/197
H01L 27/10 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
H01L 27/105 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
H01L 45/00 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
45Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
H01L 49/00 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
49Dispositifs à l'état solide non couverts par les groupes H01L27/-H01L47/109; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
CPC
G11C 11/5685
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
5685using storage elements comprising metal oxide memory material, e.g. perovskites
G11C 13/0007
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0007comprising metal oxide memory material, e.g. perovskites
G11C 13/003
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
003Cell access
G11C 13/0064
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
0064Verifying circuits or methods
G11C 13/0069
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
0069Writing or programming circuits or methods
G11C 2213/72
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2213Indexing scheme relating to G11C13/00 for features not covered by this group
70Resistive array aspects
72Array wherein the access device being a diode
Déposants
  • パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
  • 飯島 光輝 IIJIMA, Mitsuteru; null (UsOnly)
  • 高木 剛 TAKAGI, Takeshi; null (UsOnly)
  • 片山 幸治 KATAYAMA, Koji; null (UsOnly)
Inventeurs
  • 飯島 光輝 IIJIMA, Mitsuteru; null
  • 高木 剛 TAKAGI, Takeshi; null
  • 片山 幸治 KATAYAMA, Koji; null
Mandataires
  • 新居 広守 NII, Hiromori; 大阪府大阪市淀川区西中島5丁目3番10号タナカ・イトーピア新大阪ビル6階新居国際特許事務所内 c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011, JP
Données relatives à la priorité
2010-14828929.06.2010JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) NON-VOLATILE MEMORY DEVICE AND DRIVE METHOD THEREFOR
(FR) DISPOSITIF DE MÉMOIRE NON VOLATILE ET PROCÉDÉ D'EXCITATION ASSOCIÉ
(JA) 不揮発性記憶装置及びその駆動方法
Abrégé
(EN)
Disclosed is a drive method for a non-volatile memory device, which includes: a step (S101) for detecting a surplus low resistance cell in a plurality of memory cells (11); a step (S103) for changing the resistance value of a load resistance (121) to a second resistance value which is lower than a first resistance value; and a step (S104) for setting a variable resistance element (105) included in the surplus low resistance cell to a second high resistance state in which the resistance value is higher than that of a first low resistance state, by applying a voltage pulse to a series circuit constructed from the surplus low resistance cell and the load resistance (121) having the second resistance value.
(FR)
L'invention concerne un procédé d'excitation pour un dispositif de mémoire non volatile, qui comprend : une étape (S101) pour détecter une cellule de résistance faible de surplus dans une pluralité de cellules de mémoire (11) ; une étape (S103) pour changer la valeur de résistance d'une résistance de charge (121) en une seconde valeur de résistance qui est inférieure à une première valeur de résistance ; et une étape (S104) pour définir un élément de résistance variable (105) compris dans la cellule de résistance faible de surplus à un second état de résistance élevée dans lequel la valeur de résistance est supérieure à celle d'un premier état de résistance faible, par l'application d'une impulsion de tension à un circuit série construit à partir de la cellule de résistance faible de surplus et de la résistance de charge (121) ayant la seconde valeur de résistance.
(JA)
 本発明に係る不揮発性記憶装置の駆動方法は、複数のメモリセル(11)のうち、過剰低抵抗セルを検出するステップ(S101)と、負荷抵抗(121)の抵抗値を、第1の抵抗値より低い第2の抵抗値に変更するステップ(S103)と、過剰低抵抗セルと、第2の抵抗値の負荷抵抗(121)とで構成される直列回路に電圧パルスを印加することにより、過剰低抵抗セルに含まれる抵抗変化素子(105)を、第1の低抵抗状態より抵抗値が高い第2の高抵抗状態にするステップ(S104)とを含む。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international