Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012000316 - RÉGION ISOLANTE, DISPOSITIF SEMI-CONDUCTEUR, ET LEUR PROCÉDÉ DE FABRICATION

Numéro de publication WO/2012/000316
Date de publication 05.01.2012
N° de la demande internationale PCT/CN2011/071093
Date du dépôt international 18.02.2011
CIB
H01L 21/76 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
76Réalisation de régions isolantes entre les composants
CPC
H01L 21/3083
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
302to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
306Chemical or electrical treatment, e.g. electrolytic etching
308using masks
3083characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
H01L 21/76232
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
762Dielectric regions ; , e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
76224using trench refilling with dielectric materials
76232of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
H01L 29/66636
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
66007Multistep manufacturing processes
66075of devices having semiconductor bodies comprising group 14 or group 13/15 materials
66227the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
66409Unipolar field-effect transistors
66477with an insulated gate, i.e. MISFET
66568Lateral single gate silicon transistors
66636with source or drain recessed by etching or first recessed by etching and then refilled
H01L 29/78
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
78with field effect produced by an insulated gate
Déposants
  • 中国科学院微电子研究所 INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; 中国北京市朝阳区北土城西路3号 No. 3 Beitucheng West Road Chaoyang District Beijing 100029, CN (AllExceptUS)
  • 尹海洲 YIN, Haizhou [CN/US]; US (UsOnly)
  • 朱慧珑 ZHU, Huilong [US/US]; US (UsOnly)
  • 骆志炯 LUO, Zhijiong [CN/US]; US (UsOnly)
Inventeurs
  • 尹海洲 YIN, Haizhou; US
  • 朱慧珑 ZHU, Huilong; US
  • 骆志炯 LUO, Zhijiong; US
Mandataires
  • 中科专利商标代理有限责任公司 CHINA SCIENCE PATENT AND TRADEMARK AGENT LTD.; 中国北京市海淀区王庄路1号清华同方科技大厦B座25层 25/F., Bldg. B, Tsinghua Tongfang Hi-Tech Plaza No.1, Wangzhuang Rd. Haidian District Beijing 100083, CN
Données relatives à la priorité
201010223894.201.07.2010CN
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) ISOLATION REGION, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
(FR) RÉGION ISOLANTE, DISPOSITIF SEMI-CONDUCTEUR, ET LEUR PROCÉDÉ DE FABRICATION
(ZH) 一种隔离区、半导体器件及其形成方法
Abrégé
(EN)
An isolation region (142) comprises a first groove embedded in a semiconductor substrate (100) and an insulating layer filling the first groove. The first groove includes a first sidewall (122), a footwall and a second sidewall (124) extending from the footwall and connecting to the first sidewall (122). An angle between the first sidewall (122) and a normal line of the semiconductor substrate (100) is greater than a standard value. A manufacturing method of the isolation region (142) comprises the following steps: forming a first trench in the semiconductor substrate (100), an angle between a sidewall (122) of the first trench and the normal line of the semiconductor substrate (100) is greater than a standard value; forming a mask on the sidewall (122), forming a second trench in the semiconductor substrate (100) by utilizing the mask; forming the insulating layer to fill the first trench and the second trench. A semiconductor device and a method for fabricating the same are provided. In the semiconductor device, there is semiconductor substrate material sandwiched between a second groove (144) for carrying a semiconductor layer (146) forming a source/drain area and the first sidewall (122) and the second sidewall (124) to reduce a leakage current.
(FR)
L'invention concerne une région isolante (142) qui comprend un premier sillon dans un substrat semi-conducteur (100) et une couche isolante remplissant le premier sillon. Ledit premier sillon comprend une première paroi latérale (122), un fond et une deuxième paroi latérale (124) s'étendant depuis le fond et rejoignant la première paroi latérale (122). L'angle entre la première paroi latérale (122) et la normale au substrat semi-conducteur (100) est supérieur à une valeur habituelle. L'invention concerne également un procédé de fabrication de la région isolante (142) qui consiste à former une première tranchée dans le substrat semi-conducteur (100), l'angle entre la paroi latérale (122) de la première tranchée et la normale au substrat semi-conducteur (100) étant supérieur à une valeur habituelle ; former un masque sur la paroi latérale (122) ; former une deuxième tranchée dans le substrat semi-conducteur (100) en utilisant le masque ; et former la couche isolante pour remplir la première et la deuxième tranchée. L'invention concerne également un dispositif semi-conducteur et son procédé de fabrication. Dans le dispositif semi-conducteur, un matériau de substrat semi-conducteur est intercalé entre un deuxième sillon (144) destiné à accueillir une couche semi-conductrice (146) formant une région de source/drain, et la première paroi latérale (122) et la deuxième paroi latérale (124) afin de réduire le courant de fuite.
Également publié en tant que
GB1122114.0
Dernières données bibliographiques dont dispose le Bureau international