Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2011151968) PROCÉDÉ DE FABRICATION D'UNE TRANCHE COLLÉE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2011/151968 N° de la demande internationale : PCT/JP2011/002329
Date de publication : 08.12.2011 Date de dépôt international : 21.04.2011
CIB :
H01L 21/02 (2006.01) ,H01L 21/324 (2006.01) ,H01L 27/12 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
324
Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p.ex. recuit, frittage
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12
le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
Déposants :
阿賀 浩司 AGA, Hiroji [JP/JP]; JP (UsOnly)
岡 哲史 OKA, Satoshi [JP/JP]; JP (UsOnly)
能登 宣彦 NOTO, Nobuhiko [JP/JP]; JP (UsOnly)
信越半導体株式会社 Shin-Etsu Handotai Co.,Ltd. [JP/JP]; 東京都千代田区大手町二丁目6番2号 6-2, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004, JP (AllExceptUS)
Inventeurs :
阿賀 浩司 AGA, Hiroji; JP
岡 哲史 OKA, Satoshi; JP
能登 宣彦 NOTO, Nobuhiko; JP
Mandataire :
好宮 幹夫 YOSHIMIYA, Mikio; 東京都台東区上野7丁目6番11号第一下谷ビル8F 1st Shitaya Bldg. 8F, 6-11, Ueno 7-chome, Taito-ku, Tokyo 1100005, JP
Données relatives à la priorité :
2010-12617101.06.2010JP
Titre (EN) METHOD FOR MANUFACTURING BONDED WAFER
(FR) PROCÉDÉ DE FABRICATION D'UNE TRANCHE COLLÉE
(JA) 貼り合わせウェーハの製造方法
Abrégé :
(EN) Disclosed is a method for manufacturing a bonded wafer, in which an ion injection layer is formed in a bond wafer, the surfaces of the bond wafer and a base wafer are bonded together, and planarizing treatment of a detachment surface is performed after the bond wafer is detached at the ion injection layer, wherein a silicon single-crystal wafer having a resistivity of 0.2 Ωcm or less in the region where the ion injection layer is formed is employed as the bond wafer, the ion injection layer is formed in which the dosage of ions that form the ion injection layer is 4×1016/cm2 or less, and the planarizing treatment for the detachment surface is performed by means of heat treatment in an atmosphere containing HCl gas. As a result, in a method for manufacturing a bonded wafer that has a thin film of low resistivity containing a dopant such as boron in high concentration, by using the ion injection/detachment method, low resistivity can be maintained by suppressing loss of the dopant due to external diffusion and oxidation, etc.
(FR) L'invention concerne un procédé de fabrication d'une tranche collée, comportant les étapes suivantes : une couche d'injection d'ions est formée dans une tranche de liaison ; les surfaces de la tranche de liaison et d'une tranche de base sont collées l'une à l'autre et un traitement d'aplanissement d'une surface de détachement est effectué après que la tranche de liaison a été détachée au niveau de la couche d'injection d'ions ; une tranche monocristalline en silicium présentant une résistivité de 0,2 Ωcm ou moins dans la région où est formée la couche d'injection d'ions est employée comme tranche de liaison ; la couche d'injection d'ions est formée, le dosage d'ions formant ladite couche d'injection d'ions étant au plus de 4×1016/cm2 ; et le traitement d'aplanissement de la surface de détachement est effectué par un traitement thermique sous une atmosphère contenant du gaz HCl. De ce fait, dans un procédé de fabrication d'une tranche collée dotée d'un film mince de faible résistivité contenant un dopant tel que du bore à une concentration élevée, en utilisant le procédé par injection d'ions / détachement, une faible résistivité peut être maintenue en éliminant la perte du dopant due notamment à la diffusion externe et à l'oxydation.
(JA)  本発明は、ボンドウェーハ内にイオン注入層を形成し、ボンドウェーハとベースウェーハの表面とを貼り合わせ、イオン注入層でボンドウェーハを剥離させた後、剥離面の平坦化処理を行う貼り合わせウェーハの製造方法において、ボンドウェーハとして、イオン注入層を形成する領域の抵抗率が0.2Ωcm以下のシリコン単結晶ウェーハを用い、イオン注入層を形成するイオンのドーズ量を、4×1016/cm以下としてイオン注入層を形成し、剥離面の平坦化処理をHClガスを含む雰囲気中で熱処理することによって行う貼り合わせウェーハの製造方法である。これにより、イオン注入剥離法により、ボロンなどのドーパントを高濃度に含む低抵抗率の薄膜を有する貼り合わせウェーハの製造方法において、ドーパントの外方拡散や酸化による吸出しを抑えて低抵抗率を維持できる貼り合わせウェーハの製造方法が提供される。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)