Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2011151945) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCESSUS DE PRODUCTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2011/151945 N° de la demande internationale : PCT/JP2011/000446
Date de publication : 08.12.2011 Date de dépôt international : 27.01.2011
CIB :
H01L 21/8234 (2006.01) ,H01L 27/088 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
08
comprenant uniquement des composants semi-conducteurs d'un seul type
085
comprenant uniquement des composants à effet de champ
088
les composants étant des transistors à effet de champ à porte isolée
Déposants :
竹岡慎治 TAKEOKA, Shinji; null (UsOnly)
パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
Inventeurs :
竹岡慎治 TAKEOKA, Shinji; null
Mandataire :
前田弘 MAEDA, Hiroshi; 大阪府大阪市中央区本町2丁目5番7号 大阪丸紅ビル Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053, JP
Données relatives à la priorité :
2010-12667702.06.2010JP
Titre (EN) SEMICONDUCTOR DEVICE AND PROCESS FOR PRODUCTION THEREOF
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCESSUS DE PRODUCTION
(JA) 半導体装置及びその製造方法
Abrégé :
(EN) Disclosed is a semiconductor device comprising a semiconductor substrate (100), a first active region (103a) which is formed in an area located in a first Tr region in the semiconductor substrate (100), a second active region (103b) which is formed in an area located in a second Tr region in the semiconductor substrate (100), a first P-type MISFET (150a) which is formed on the first active region (103a), and a second P-type MISFET (150b) which is formed on the second active region (103b). The first P-type MISFET (150a) comprises a first semiconductor layer (104) composed of a germanium-containing semiconductor material and a second semiconductor layer (105) composed of silicon.
(FR) La présente invention a trait à un dispositif à semi-conducteur qui comprend un substrat semi-conducteur (100), une première zone active (103a) qui est formée dans une zone située dans une première zone Tr dans le substrat semi-conducteur (100), une seconde zone active (103b) qui est formée dans une zone située dans une seconde zone Tr dans le substrat semi-conducteur (100), un premier transistor à effet de champ métal-isolant-semi-conducteur (transistor à effet de champ MISFET) de type P (150a) qui est formé sur la première zone active (103a) et un second transistor à effet de champ métal-isolant-semi-conducteur de type P (150b) qui est formé sur la seconde zone active (103b). Le premier transistor à effet de champ métal-isolant-semi-conducteur de type P (150a) comprend une première couche semi-conductrice (104) constituée d'un matériau semi-conducteur contenant du germanium et une seconde couche semi-conductrice (105) constituée de silicium.
(JA) 半導体装置は、半導体基板100と、半導体基板100のうち第1のTr領域内に位置する領域に形成された第1の活性領域103aと、半導体基板100のうち第2のTr領域内に位置する領域に形成された第2の活性領域103bと、第1の活性領域103a上に形成された第1のP型MISFET150aと、第2の活性領域103b上に形成された第2のP型MISFET150bとを備えている。第1のP型MISFET150aは、ゲルマニウムを含有する半導体で構成された第1の半導体層104と、シリコンで構成された第2の半導体層105とを備えている。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)