Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2011150748 - CELLULE DE MÉMOIRE NON VOLATILE INTÉGRÉE, PROCÉDÉ DE FONCTIONNEMENT DE CETTE CELLULE DE MÉMOIRE ET MATRICE MÉMOIRE

Numéro de publication WO/2011/150748
Date de publication 08.12.2011
N° de la demande internationale PCT/CN2011/074296
Date du dépôt international 19.05.2011
CIB
G11C 16/10 2006.1
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
10Circuits de programmation ou d'entrée de données
CPC
G11C 16/0433
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
04using variable threshold transistors, e.g. FAMOS
0408comprising cells containing floating gate transistors
0433comprising cells containing a single floating gate transistor and one or more separate select transistors
H01L 27/11526
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
112Read-only memory structures ; [ROM] and multistep manufacturing processes therefor
115Electrically programmable read-only memories; Multistep manufacturing processes therefor
11517with floating gate
11526characterised by the peripheral circuit region
Déposants
  • 北京大学 PEKING UNIVERSITY [CN]/[CN] (AllExceptUS)
  • 蔡一茂 CAI, Yimao [CN]/[CN] (UsOnly)
  • 唐粕人 TANG, Poren [CN]/[CN] (UsOnly)
  • 黄如 HUANG, Ru [CN]/[CN] (UsOnly)
  • 许晓燕 XU, Xiaoyan [CN]/[CN] (UsOnly)
Inventeurs
  • 蔡一茂 CAI, Yimao
  • 唐粕人 TANG, Poren
  • 黄如 HUANG, Ru
  • 许晓燕 XU, Xiaoyan
Mandataires
  • 北京万象新悦知识产权代理事务所(普通合伙) BEIJING WANXIANGXINYUE INTELLECTUAL PROPERTY OFFICE
Données relatives à la priorité
201010199022.704.06.2010CN
Langue de publication Chinois (zh)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) EMBEDDED NONVOLATILE MEMORY CELL AND WORKING METHOD THEREOF, MEMORY ARRAY
(FR) CELLULE DE MÉMOIRE NON VOLATILE INTÉGRÉE, PROCÉDÉ DE FONCTIONNEMENT DE CETTE CELLULE DE MÉMOIRE ET MATRICE MÉMOIRE
(ZH) 一种嵌入式非挥发存储器单元及其工作方法、存储阵列
Abrégé
(EN) An embedded nonvolatile memory cell and a working method thereof, a memory array are disclosed. The method comprises: a select transistor comprising a gate electrode, a source electrode and a drain electrode, taking the gate electrode as a floating gate of the memory cell, taking the source/drain electrode as a source/drain electrode of the memory cell, altering a voltage threshold value of the memory cell by changing the electrode voltage so as to realize storage and change of information. The memory cell comprises: a memory cell is fabricated on a P well layer(103), an N well layer(104) encircles the P well layer(103), and a deep N well layer(102) connected with the N well layer(104) is positioned under the N well layer(104) and the P well layer(103). The memory array comprises a plurality of memory cells, wherein the gate electrode of the select transistor in each memory cell is connected with a word line of the memory array, one of the source/drain electrode is connected with the source/drain electrode of a memory element, the other source/drain electrode is connected with a common source line, and the other source/drain electrode of the memory element is connected with the bit line of the memory array. The nonvolatile memory cell of the present invention has the characteristic of small area, low working voltage, high working speed and strong reliability.
(FR) L'invention concerne une cellule de mémoire non volatile intégrée, le procédé de fonctionnement de cette cellule de mémoire ainsi qu'une matrice mémoire. Selon ledit procédé, un transistor de sélection comprend une électrode grille, une électrode source et une électrode déversoir, ladite électrode grille sert de grille flottante de la cellule de mémoire, ladite électrode source ou déversoir sert d'électrode source ou déversoir de la cellule de mémoire, et une valeur de seuil de tension de la cellule de mémoire est modifiée grâce à un changement de la tension d'électrode de manière à mettre en œuvre le stockage et le changement des informations. Ladite cellule de mémoire est fabriquée sur une couche de puits P (103), une couche de puits N (104) entoure la couche de puits P (103), et une couche de puits N profonde (102) connectée à la couche de puits N (104) est placée sous cette couche de puits N (104) et sous la couche de puits P (103). Ladite matrice mémoire comprend une pluralité de cellules de mémoire, l'électrode grille du transistor de sélection dans chaque cellule de mémoire est connectée à un canal mot de la matrice mémoire, l'électrode source ou l'électrode déversoir est connectée à l'électrode source ou à l'électrode déversoir d'un point mémoire, l'autre électrode parmi ladite électrode source et ladite électrode déversoir est connectée à un canal source commun, et l'autre électrode parmi ladite électrode source et ladite électrode déversoir de ce point mémoire est connectée au canal bit de la matrice mémoire. La cellule de mémoire non volatile qui fait l'objet de la présente invention se caractérise par sa surface réduite, sa basse tension de fonctionnement, sa vitesse de fonctionnement élevée et sa haute fiabilité.
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international