WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011150748) CELLULE DE MÉMOIRE NON VOLATILE INTÉGRÉE, PROCÉDÉ DE FONCTIONNEMENT DE CETTE CELLULE DE MÉMOIRE ET MATRICE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/150748    N° de la demande internationale :    PCT/CN2011/074296
Date de publication : 08.12.2011 Date de dépôt international : 19.05.2011
CIB :
G11C 16/10 (2006.01)
Déposants : PEKING UNIVERSITY [CN/CN]; NO.5 Yiheyuan Road, Haidian District Beijing 100871 (CN) (Tous Sauf US).
CAI, Yimao [CN/CN]; (CN) (US Seulement).
TANG, Poren [CN/CN]; (CN) (US Seulement).
HUANG, Ru [CN/CN]; (CN) (US Seulement).
XU, Xiaoyan [CN/CN]; (CN) (US Seulement)
Inventeurs : CAI, Yimao; (CN).
TANG, Poren; (CN).
HUANG, Ru; (CN).
XU, Xiaoyan; (CN)
Mandataire : BEIJING WANXIANGXINYUE INTELLECTUAL PROPERTY OFFICE; Room 1330 East wing of Beidaziyuan Buiding No.50 Haidian Rd., Haidian District Beijing 100080 (CN)
Données relatives à la priorité :
201010199022.7 04.06.2010 CN
Titre (EN) EMBEDDED NONVOLATILE MEMORY CELL AND WORKING METHOD THEREOF, MEMORY ARRAY
(FR) CELLULE DE MÉMOIRE NON VOLATILE INTÉGRÉE, PROCÉDÉ DE FONCTIONNEMENT DE CETTE CELLULE DE MÉMOIRE ET MATRICE MÉMOIRE
(ZH) 一种嵌入式非挥发存储器单元及其工作方法、存储阵列
Abrégé : front page image
(EN)An embedded nonvolatile memory cell and a working method thereof, a memory array are disclosed. The method comprises: a select transistor comprising a gate electrode, a source electrode and a drain electrode, taking the gate electrode as a floating gate of the memory cell, taking the source/drain electrode as a source/drain electrode of the memory cell, altering a voltage threshold value of the memory cell by changing the electrode voltage so as to realize storage and change of information. The memory cell comprises: a memory cell is fabricated on a P well layer(103), an N well layer(104) encircles the P well layer(103), and a deep N well layer(102) connected with the N well layer(104) is positioned under the N well layer(104) and the P well layer(103). The memory array comprises a plurality of memory cells, wherein the gate electrode of the select transistor in each memory cell is connected with a word line of the memory array, one of the source/drain electrode is connected with the source/drain electrode of a memory element, the other source/drain electrode is connected with a common source line, and the other source/drain electrode of the memory element is connected with the bit line of the memory array. The nonvolatile memory cell of the present invention has the characteristic of small area, low working voltage, high working speed and strong reliability.
(FR)L'invention concerne une cellule de mémoire non volatile intégrée, le procédé de fonctionnement de cette cellule de mémoire ainsi qu'une matrice mémoire. Selon ledit procédé, un transistor de sélection comprend une électrode grille, une électrode source et une électrode déversoir, ladite électrode grille sert de grille flottante de la cellule de mémoire, ladite électrode source ou déversoir sert d'électrode source ou déversoir de la cellule de mémoire, et une valeur de seuil de tension de la cellule de mémoire est modifiée grâce à un changement de la tension d'électrode de manière à mettre en œuvre le stockage et le changement des informations. Ladite cellule de mémoire est fabriquée sur une couche de puits P (103), une couche de puits N (104) entoure la couche de puits P (103), et une couche de puits N profonde (102) connectée à la couche de puits N (104) est placée sous cette couche de puits N (104) et sous la couche de puits P (103). Ladite matrice mémoire comprend une pluralité de cellules de mémoire, l'électrode grille du transistor de sélection dans chaque cellule de mémoire est connectée à un canal mot de la matrice mémoire, l'électrode source ou l'électrode déversoir est connectée à l'électrode source ou à l'électrode déversoir d'un point mémoire, l'autre électrode parmi ladite électrode source et ladite électrode déversoir est connectée à un canal source commun, et l'autre électrode parmi ladite électrode source et ladite électrode déversoir de ce point mémoire est connectée au canal bit de la matrice mémoire. La cellule de mémoire non volatile qui fait l'objet de la présente invention se caractérise par sa surface réduite, sa basse tension de fonctionnement, sa vitesse de fonctionnement élevée et sa haute fiabilité.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)