WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011126614) APPAREIL ET PROCÉDÉ POUR COMPENSER UN BLOCAGE D'INJECTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/126614    N° de la demande internationale :    PCT/US2011/025872
Date de publication : 13.10.2011 Date de dépôt international : 23.02.2011
CIB :
H03L 7/081 (2006.01), H03L 7/087 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West Austin, Texas 78735 (US) (Tous Sauf US).
STEPHENS, Samuel G. [US/US]; (US) (US Seulement).
BURCH, Kenneth R. [US/US]; (US) (US Seulement)
Inventeurs : STEPHENS, Samuel G.; (US).
BURCH, Kenneth R.; (US)
Mandataire : WUAMETT, Jennifer; 6501William Cannon Drive West Austin, Texas 78735 (US)
Données relatives à la priorité :
12/748,892 29.03.2010 US
Titre (EN) APPARATUS AND METHOD TO COMPENSATE FOR INJECTION LOCKING
(FR) APPAREIL ET PROCÉDÉ POUR COMPENSER UN BLOCAGE D'INJECTION
Abrégé : front page image
(EN)A circuit (10, 90, 100) and method (70) has a processing unit (28), a master clock generator (12) for providing a master clock and a plurality of phase-locked loops (14, 16, 18), each providing a respective clock signal. A plurality of dynamically variable delay circuits (30, 32, 34) each has a plurality of predetermined delay amounts. Clocked circuits (20, 22, 24) are coupled to respective clock signals provided by respective phase-locked loops. A performance detector (102) is coupled to receive the clock signals for determining a center of a quiet zone for at least one of the plurality of phase-locked loops (82). The phase-locked loops are turned off and on (86) and a respective one of the plurality of dynamically variable delay circuits is set to have a new predetermined value of delay which adjusts an edge of the master clock to a location that permits the data processing system to operate near substantially the center of the quiet zone (82, 84).
(FR)La présente invention concerne un circuit (10, 90, 100) et un procédé (70) qui comportent une unité de traitement (28), un générateur d'horloge maîtresse (12) pour fournir une horloge maîtresse et une pluralité de boucles de phase bloquée (14, 16, 18), fournissant chacune un signal d'horloge respectif. Une pluralité de circuits à retard dynamiquement variable (30, 32, 34) qui possèdent chacun une pluralité de quantités de retard prédéterminées. Des circuits synchronisés (20, 22, 24) sont couplés à des signaux d'horloge respectifs fournis par des boucles de phase bloquée respectives. Un détecteur de performances (102) est couplé pour recevoir les signaux d'horloge pour déterminer un centre d'une zone tranquille pour au moins une de la pluralité de boucles de phase bloquée (82). Les boucles de phase bloquée sont éteintes et allumées (86) et un circuit respectif de la pluralité de circuits à retard dynamiquement variable est réglé pour posséder une nouvelle valeur prédéterminée de retard qui règle un bord de l'horloge maîtresse à un emplacement qui permet au système de traitement de données de fonctionner sensiblement près du centre de la zone tranquille (82, 84).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)