Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2011114563 - REGISTRE À DÉCALAGE

Numéro de publication WO/2011/114563
Date de publication 22.09.2011
N° de la demande internationale PCT/JP2010/068019
Date du dépôt international 14.10.2010
CIB
G11C 19/28 2006.1
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
19Mémoires numériques dans lesquelles l'information est déplacée par échelons, p.ex. registres à décalage
28utilisant des éléments semi-conducteurs
G09G 3/20 2006.1
GPHYSIQUE
09ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
GDISPOSITIONS OU CIRCUITS POUR LA COMMANDE DE L'AFFICHAGE UTILISANT DES MOYENS STATIQUES POUR PRÉSENTER UNE INFORMATION VARIABLE
3Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques
20pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
G09G 3/36 2006.1
GPHYSIQUE
09ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
GDISPOSITIONS OU CIRCUITS POUR LA COMMANDE DE L'AFFICHAGE UTILISANT DES MOYENS STATIQUES POUR PRÉSENTER UNE INFORMATION VARIABLE
3Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques
20pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
34en commandant la lumière provenant d'une source indépendante
36utilisant des cristaux liquides
G11C 19/00 2006.1
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
19Mémoires numériques dans lesquelles l'information est déplacée par échelons, p.ex. registres à décalage
CPC
G09G 2310/0205
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
2310Command of the display device
02Addressing, scanning or driving the display screen or processing steps related thereto
0202Addressing of scan or signal lines
0205Simultaneous scanning of several lines in flat panels
G09G 2310/0251
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
2310Command of the display device
02Addressing, scanning or driving the display screen or processing steps related thereto
0243Details of the generation of driving signals
0251Precharge or discharge of pixel before applying new pixel voltage
G09G 2310/0286
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
2310Command of the display device
02Addressing, scanning or driving the display screen or processing steps related thereto
0264Details of driving circuits
0286Details of a shift registers arranged for use in a driving circuit
G09G 3/20
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix ; no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
G09G 3/3677
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix ; no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
34by control of light from an independent source
36using liquid crystals
3611Control of matrices with row and column drivers
3674Details of drivers for scan electrodes
3677suitable for active matrices only
G11C 19/184
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
19Digital stores in which the information is moved stepwise, e.g. shift register
18using capacitors as main elements of the stages
182in combination with semiconductor elements, e.g. bipolar transistors, diodes
184with field-effect transistors, e.g. MOS-FET
Déposants
  • シャープ株式会社 SHARP KABUSHIKI KAISHA [JP]/[JP] (AllExceptUS)
  • 小原 将紀 OHARA, Masanori (UsOnly)
Inventeurs
  • 小原 将紀 OHARA, Masanori
Mandataires
  • 島田 明宏 SHIMADA, Akihiro
Données relatives à la priorité
2010-06349219.03.2010JP
Langue de publication Japonais (ja)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) SHIFT REGISTER
(FR) REGISTRE À DÉCALAGE
(JA) シフトレジスタ
Abrégé
(EN) Composed is a shift register that connects at multiple levels with a unit circuit 11 that includes a compensation circuit (21). When a second reset signal (R2) output from a unit circuit of a next, and subsequent level becomes a high level, the compensation circuit (21) charges to an additional output terminal Z an overshoot electric potential Vos (electric potential for compensation) that is lower than a low-level potential. A signal output from the additional output terminal (Z) included in the next level unit circuit is given to a gate terminal of TFT:T8 (output reset transistor). Switching the high-level electric potential and compensation potential that has a reverse polarity thereto, and charging that to the TFT:T8 gate terminal suppress TFT:T8 threshold voltage shifts, and prevent an output signal reset time from becoming slower with the passage of time.
(FR) L'invention concerne un registre à décalage qui se connecte à plusieurs niveaux à un circuit unitaire (11) qui comporte un circuit de compensation (21). Lorsqu'un second signal de remise à zéro (R2) sorti d'un circuit unitaire d'un prochain et subséquent niveau devient à haut niveau, le circuit de compensation (21) charge un terminal z de sortie additionnel d'un potentiel électrique de dépassement Vos (potentiel électrique de compensation) qui est inférieur au potentiel de niveau bas. Une sortie de signal provenant du terminal de sortie additionnel (Z) que comporte le circuit unitaire du niveau suivant est donné à une borne grille de TFT:T8 (transistor de remise à zéro de sortie). La commutation du potentiel électrique de niveau haut et du potentiel de compensation qui a une polarité inverse et sa charge à la borne grille TFT:T8 permettent de supprimer les décalages de tension seuil TFT:T8, et empêcher la durée de remise à zéro d'un signal de sortie de ralentir au fil du temps.
(JA)  補償回路21を含む単位回路11を多段接続して、シフトレジスタを構成する。補償回路21は、次々段の単位回路から出力された第2リセット信号R2がハイレベルになったときに、追加出力端子Zにローレベル電位よりも低いオーバーシュート電位Vos(補償用電位)を印加する。TFT:T8(出力リセットトランジスタ)のゲート端子には、次段の単位回路に含まれる追加出力端子Zから出力された信号を与える。TFT:T8のゲート端子にハイレベル電位とこれとは逆極性の補償用電位とを切り替えて印加することにより、TFT:T8の閾値電圧シフトを抑制し、出力信号のリセット時間が時間の経過と共に遅くなることを防止する。
Dernières données bibliographiques dont dispose le Bureau international