Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2011106049 - MULTIPLEXAGE TEMPOREL À DIFFÉRENTES FRÉQUENCES POUR ACCÉDER À DIFFÉRENTS TYPES DE MÉMOIRE

Numéro de publication WO/2011/106049
Date de publication 01.09.2011
N° de la demande internationale PCT/US2010/057902
Date du dépôt international 23.11.2010
CIB
G06F 13/16 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14Traitement de demandes d'interconnexion ou de transfert
16pour l'accès au bus de mémoire
G06F 13/38 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
38Transfert d'informations, p.ex. sur un bus
CPC
G06F 13/1694
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1668Details of memory controller
1694Configuration of memory controller to different memory types
G06F 13/287
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
20for access to input/output bus
28using burst mode transfer, e.g. direct memory access ; DMA; , cycle steal
287Multiplexed DMA
G06F 13/3625
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
36for access to common bus or bus system
362with centralised access control
3625using a time dependent access
G06F 13/4221
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
42Bus transfer protocol, e.g. handshake; Synchronisation
4204on a parallel bus
4221being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
G06F 13/4234
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
42Bus transfer protocol, e.g. handshake; Synchronisation
4204on a parallel bus
4234being a memory bus
Déposants
  • RAMBUS INC. [US]/[US] (AllExceptUS)
  • SHAEFFER, Ian [US]/[US] (UsOnly)
Inventeurs
  • SHAEFFER, Ian
Mandataires
  • BURBACH, Stephen D.
Données relatives à la priorité
61/307,33623.02.2010US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) TIME MULTIPLEXING AT DIFFERENT RATES TO ACCESS DIFFERENT MEMORY TYPES
(FR) MULTIPLEXAGE TEMPOREL À DIFFÉRENTES FRÉQUENCES POUR ACCÉDER À DIFFÉRENTS TYPES DE MÉMOIRE
Abrégé
(EN) A memory controller accesses different types of memory devices running at different native rates through the use of a time division multiplexed bus. Data is transferred over the bus at one rate when accessing one type of memory device and at a different rate when accessing another type of memory device. In addition, the memory controller may provide control information (e.g., command and address information) to the different types of memory devices at different rates and, in some cases, time multiplex the control information on a shared bus.
(FR) L'invention porte sur un contrôleur de mémoire qui accède à différents types de dispositif de mémoire fonctionnant à différentes fréquences natives par utilisation d'un bus multiplexé par répartition temporelle. Des données sont transférées sur le bus à un premier débit lors d'un accès à un premier type de dispositif de mémoire et à un débit différent lors d'un accès à un autre type de dispositif de mémoire. De plus, le contrôleur de mémoire peut fournir des informations de commande (par exemple des informations d'instruction et d'adresse) aux différents types de dispositif de mémoire à différents débits et, dans certains cas, multiplexer temporellement les informations de commande sur un bus partagé.
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international