Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2011062664 - RÉCEPTEUR MIMO MINIMISANT L'ERREUR QUADRATIQUE MOYENNE AU MOYEN DE RÉSEAUX DE DÉCOMPOSITION QR ET SYSTOLIQUES

Numéro de publication WO/2011/062664
Date de publication 26.05.2011
N° de la demande internationale PCT/US2010/042583
Date du dépôt international 20.07.2010
Demande présentée en vertu du Chapitre 2 25.05.2011
CIB
H04L 25/02 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
25Systèmes à bande de base
02Détails
G06F 15/80 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15Calculateurs numériques en général; Équipement de traitement de données en général
76Architectures de calculateurs universels à programmes enregistrés
80comprenant un ensemble d'unités de traitement à commande commune, p.ex. plusieurs processeurs de données à instruction unique
G06F 17/16 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17Équipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
10Opérations mathématiques complexes
16Calcul de matrice ou de vecteur
CPC
G06F 15/8046
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
15Digital computers in general
76Architectures of general purpose stored program computers
80comprising an array of processing units with common control, e.g. single instruction multiple data processors
8046Systolic arrays
G06F 17/16
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
17Digital computing or data processing equipment or methods, specially adapted for specific functions
10Complex mathematical operations
16Matrix or vector computation ; , e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
G06F 7/78
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
76Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
78for changing the order of data flow, e.g. matrix transposition, LIFO buffers; Overflow or underflow handling therefor
H04B 7/0413
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
BTRANSMISSION
7Radio transmission systems, i.e. using radiation field
02Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
04using two or more spaced independent antennas
0413MIMO systems
H04B 7/0854
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
BTRANSMISSION
7Radio transmission systems, i.e. using radiation field
02Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
04using two or more spaced independent antennas
08at the receiving station
0837using pre-detection combining
0842Weighted combining
0848Joint weighting
0854using error minimizing algorithms, e.g. minimum mean squared error [MMSE], "cross-correlation" or matrix inversion
H04L 25/0244
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
02Details
0202Channel estimation
024channel estimation algorithms
0242using matrix methods
0244with inversion
Déposants
  • XILINX, INC. [US]/[US] (AllExceptUS)
Inventeurs
  • MAZAHREH, Raied, N.
  • TARN, Hai-Jo
  • RAO, Raghavendar, M.
Mandataires
  • CARTIER, Lois, D.
Données relatives à la priorité
12/623,65623.11.2009US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) MIMO MINIMUM MEAN SQUARE ERROR RECEIVER USING QR DECOMPOSITION AND SYSTOLIC ARRAYS
(FR) RÉCEPTEUR MIMO MINIMISANT L'ERREUR QUADRATIQUE MOYENNE AU MOYEN DE RÉSEAUX DE DÉCOMPOSITION QR ET SYSTOLIQUES
Abrégé
(EN)
A first systolic array (210, 400, 612, 712) receives an input set (H, HAB of time division multiplexed matrices from a plurality of channel matrices (202). In a first mode, the first systolic array performs triangularization (508) on the input matrices, producing a first set of matrices, and in a second mode performs back- substitution (510) on the first set, producing a second set of matrices (R-1). In a first mode, a second systolic array (220, 1100, 616, 716) performs left multiplication (512) on the second set of matrices with the input set of matrices, producing a third set of matrices. In a second mode, the second systolic array performs cross diagonal transposition (513) on the third set of matrices, producing a fourth set of matrices (Q'1), and performs right multiplication (514) on the second set of matrices with the fourth set of matrices. The first systolic array switches from the first mode to the second mode after the triangularization, and the second systolic array switches from the first mode to the second mode after the left multiplication.
(FR)
Selon la présente invention, un premier réseau systolique (210, 400, 612, 712) reçoit un ensemble entré (H, HAB) de matrices à multiplexage par répartition dans le temps provenant d'une pluralité de matrices de canaux (202). Dans un premier mode, le premier réseau systolique exécute une triangularisation (508) sur les matrices d'entrée, produisant un premier ensemble de matrices. Dans un second mode, le premier réseau systolique exécute une substitution arrière (510) sur le premier ensemble, produisant un deuxième ensemble de matrices (R-1). Dans un premier mode, un second réseau systolique (220, 1100, 616, 716) exécute une multiplication à gauche (512) sur le deuxième ensemble de matrices avec l'ensemble entré de matrices, produisant un troisième ensemble de matrices. Dans un second mode, le second réseau systolique exécute une transposition diagonale croisée (513) sur le troisième ensemble de matrices, produisant un quatrième ensemble de matrices (Q'1) et il exécute une multiplication à droite (514) sur le deuxième ensemble de matrices avec le quatrième ensemble de matrices. Après la triangularisation, le premier réseau systolique exécute une commutation du premier mode au second mode et, après la multiplication à gauche, le second réseau systolique exécute une commutation du premier mode au second mode.
Dernières données bibliographiques dont dispose le Bureau international