Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2011059448 - POINTAGE DE CONTRÔLE PARALLÈLISÉ À L'AIDE DE NAPPES ET DE TROUS D'INTERCONNEXION TRAVERSANT LE SILICIUM (TSV)

Numéro de publication WO/2011/059448
Date de publication 19.05.2011
N° de la demande internationale PCT/US2009/064464
Date du dépôt international 13.11.2009
CIB
H01L 23/043 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
02Conteneurs; Scellements
04caractérisés par la forme
043le conteneur étant une structure creuse ayant une base conductrice qui sert de support et en même temps de connexion électrique pour le corps semi-conducteur
CPC
G11C 11/4087
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
408Address circuits
4087Address decoders, e.g. bit - or word line decoders; Multiple line decoders
G11C 11/4096
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
409Read-write [R-W] circuits 
4096Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
G11C 5/02
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
5Details of stores covered by G11C11/00
02Disposition of storage elements, e.g. in the form of a matrix array
G11C 5/04
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
5Details of stores covered by G11C11/00
02Disposition of storage elements, e.g. in the form of a matrix array
04Supports for storage elements ; , e.g. memory modules; Mounting or fixing of storage elements on such supports
G11C 7/1069
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
1069I/O lines read out arrangements
G11C 7/1078
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Déposants
  • HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. [US]/[US] (AllExceptUS)
  • MURALIMANOHAR, Naveen [IN]/[US] (UsOnly)
  • JOUPPI, Norman, Paul [US]/[US] (UsOnly)
Inventeurs
  • MURALIMANOHAR, Naveen
  • JOUPPI, Norman, Paul
Mandataires
  • MCCULLOUGH, Ted
Données relatives à la priorité
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) PARALLELIZED CHECK POINTING USING MATs AND THROUGH SILICON VIAs (TSVs)
(FR) POINTAGE DE CONTRÔLE PARALLÈLISÉ À L'AIDE DE NAPPES ET DE TROUS D'INTERCONNEXION TRAVERSANT LE SILICIUM (TSV)
Abrégé
(EN)
A system and method that includes a memory die, residing on a stacked memory, which is organized into a plurality of mats that include data. The system and method also includes an additional memory die, residing on the stacked memory, that is organized into an additional plurality of mats and connected to the memory die by a Through Silicon Vias (TSVs), the data to be transmitted along the TSVs.
(FR)
L'invention concerne un système et un procédé comprenant une puce de mémoire, placée dans une mémoire empilée organisée en une pluralité de nappes incluant des données. Le système et le procédé comprennent également une puce de mémoire additionnelle, placée dans la mémoire empilée, organisée en une autre pluralité de nappes et connectée à la puce de mémoire par des trous d'interconnexion traversant le silicium (TSV), les données étant transférées par les TSV.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international