WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010080028) PROCÉDÉ DE SÉLECTION D'UN ENSEMBLE DE CONDITIONS D'ÉCLAIRAGE D'UN APPAREIL LITHOGRAPHIQUE POUR OPTIMISER UNE DISPOSITION PHYSIQUE DE CIRCUIT INTÉGRÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/080028    N° de la demande internationale :    PCT/NL2010/050004
Date de publication : 15.07.2010 Date de dépôt international : 08.01.2010
CIB :
G03F 7/20 (2006.01)
Déposants : TAKUMI TECHNOLOGY CORPORATION [US/US]; 4800 Great America Parkway, Suite 530 Santa Clara, California 95054 (US) (Tous Sauf US).
BERKENS, Martinus, Maria [NL/NL]; (NL) (US Seulement).
MITTAL, Anurag [US/US]; (US) (US Seulement)
Inventeurs : BERKENS, Martinus, Maria; (NL).
MITTAL, Anurag; (US)
Mandataire : HATZMANN, M.J.; Vereenigde Johan de Wittlaan 7 NL-2517 JR Den Haag (NL)
Données relatives à la priorité :
09150298.9 09.01.2009 EP
Titre (EN) METHOD OF SELECTING A SET OF ILLUMINATION CONDITIONS OF A LITHOGRAPHIC APPARATUS FOR OPTIMIZING AN INTEGRATED CIRCUIT PHYSICAL LAYOUT
(FR) PROCÉDÉ DE SÉLECTION D'UN ENSEMBLE DE CONDITIONS D'ÉCLAIRAGE D'UN APPAREIL LITHOGRAPHIQUE POUR OPTIMISER UNE DISPOSITION PHYSIQUE DE CIRCUIT INTÉGRÉ
Abrégé : front page image
(EN)The invention relates to a method of selecting a set of illumination conditions of a lithographic apparatus, in a process for transferring an integrated circuit layout to a target substrate. The layout is comprised of a number of polygon patterns having a predetermined geometrical relation relative to each other. An initial set of illumination conditions is provided and a plurality of polygon patterns requiring illumination conditions critical for circuit functionality. For the initial set of illumination conditions a local cost number is calculated, defining a difference measure of at least one critical dimension, between the polygon pattern and a transferred polygon pattern as a function of illumination condition. For each polygon pattern the cost numbers are aggregated; and the illumination conditions are varied so as to select an optimal set of illumination conditions having an optimized aggregated cost number. Polygon patterns are identified as predefined complex circuit elements and wherein the cost numbers are expressed as circuit element cost number functions that are individually associated with said identified complex circuit elements, so as to express circuit design intent. The cost number functions can further have interdependencies in multiple critical dimensions of the polygon patterns so as to take the two dimensional nature into account.
(FR)L'invention concerne un procédé permettant de sélectionner un ensemble de conditions d'éclairage d'un appareil lithographique, dans un processus de transfert d'une disposition de circuit intégré vers un substrat cible. La disposition est constituée d'un certain nombre de motifs polygonaux ayant une relation géométrique prédéterminée mutuelle. Un ensemble initial de conditions d'éclairage est prévu ainsi que plusieurs motifs polygonaux nécessitant des conditions d'éclairage critiques en matière de fonctionnalité de circuit. Pour l'ensemble initial de conditions d'éclairage, un nombre de coût local est calculé, qui définit une mesure de différence d'au moins une dimension critique, entre le motif polygonal et un motif polygonal transféré en fonction de la condition d'éclairage. Pour chaque motif polygonal, les nombres de coût sont agrégés; et on fait varier les conditions d'éclairage, ce qui permet de choisir un ensemble optimal de conditions d'éclairage ayant un nombre de coût agrégé optimisé. Les motifs polygonaux sont identifiés comme éléments de circuit complexes prédéfinis, les nombres de coût étant exprimés comme fonctions de nombres de coût d'éléments de circuit qui sont associées individuellement auxdits éléments de circuit complexes identifiés, de façon à exprimer le but de la conception du circuit. Les fonctions de nombres de coût peuvent également présenter des interdépendances dans de multiples dimensions critiques des motifs polygonaux de façon à prendre en compte les deux natures dimensionnelles.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)