Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2010018204 - PROCEDE DE FABRICATION D'UNE STRUCTURE SEMI-CONDUCTRICE PLAN DE MASSE ENTERRE

Numéro de publication WO/2010/018204
Date de publication 18.02.2010
N° de la demande internationale PCT/EP2009/060474
Date du dépôt international 13.08.2009
Demande présentée en vertu du Chapitre 2 14.12.2009
CIB
H01L 21/762 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
76Réalisation de régions isolantes entre les composants
762Régions diélectriques
CPC
H01L 21/76254
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
762Dielectric regions ; , e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
7624using semiconductor on insulator [SOI] technology
76251using bonding techniques
76254with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
H01L 29/1608
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
12characterised by the materials of which they are formed
16including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
1608Silicon carbide
Déposants
  • COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES [FR]/[FR] (AllExceptUS)
  • LE TIEC, Yannick [FR]/[FR] (UsOnly)
  • ANDRIEU, François [FR]/[FR] (UsOnly)
Inventeurs
  • LE TIEC, Yannick
  • ANDRIEU, François
Mandataires
  • ILGART, Jean-Christophe
Données relatives à la priorité
08 5558714.08.2008FR
Langue de publication Français (fr)
Langue de dépôt français (FR)
États désignés
Titre
(EN) PROCESS FOR FABRICATING A SEMICONDUCTOR STRUCTURE WITH A BURIED GROUND PLANE
(FR) PROCEDE DE FABRICATION D'UNE STRUCTURE SEMI-CONDUCTRICE PLAN DE MASSE ENTERRE
Abrégé
(EN) The invention relates to a process for fabricating a semiconductor structure, comprising: a) the formation on the surface of a semiconductor substrate (2), called the final substrate, of a semiconductor layer (4) doped with elements of columns III and V of the Periodic Table, forming a ground plane; b) the formation of a dielectric layer (3); then c) the assembly, by direct wafer bonding, of the source substrate to the final substrate (2), the layer (4) forming the ground plane being between the final substrate and the source substrate, and the dielectric layer being between the source substrate and the ground plane; and then d) the thinning of the source substrate, leaving a film (20) of semiconductor material on the surface of the semiconductor structure.
(FR) L' invention concerne un procédé de réalisation d'une structure semi-conductrice, comportant : a) la formation à la surface d'un substrat semi-conducteur (2), dit substrat final, d'une couche semi-conductrice (4), dopée avec des éléments des colonnes (III) et (V) du tableau de Mendeleïev, formant plan de masse, b) la formation d'une couche diélectrique (3), c) puis l'assemblage par collage direct du substrat source, sur le substrat final (2), la couche (4) formant plan de masse étant comprise entre le substrat final et le substrat source, la couche diélectrique étant entre le substrat source et le plan de masse, d) puis l'amincissement du substrat source, laissant, à la surface de la structure semi-conductrice, un film (20) en matériau semi-conducteur.
Dernières données bibliographiques dont dispose le Bureau international