WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010004619) PROCÉDÉ POUR ISOLEMENT D’ÉLÉMENT SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/004619    N° de la demande internationale :    PCT/JP2008/062340
Date de publication : 14.01.2010 Date de dépôt international : 08.07.2008
CIB :
H01L 21/76 (2006.01)
Déposants : TOKYO ELECTRON LIMITED [JP/JP]; 3-1, Akasaka 5-chome, Minato-ku, Tokyo 1076325 (JP) (Tous Sauf US).
SONG, Il Seok [KR/KR]; (KR) (US Seulement).
YOON, Jong Hwan [KR/KR]; (KR) (US Seulement).
KWON, Tae Chun [KR/KR]; (KR) (US Seulement).
KIM, Hak Chan [KR/KR]; (KR) (US Seulement)
Inventeurs : SONG, Il Seok; (KR).
YOON, Jong Hwan; (KR).
KWON, Tae Chun; (KR).
KIM, Hak Chan; (KR)
Mandataire : KANEMOTO, Tetsuo; Hazuki International Kakubari Building 1-20, Sumiyoshi-cho Shinjuku-ku, Tokyo 1620065 (JP)
Données relatives à la priorité :
Titre (EN) METHOD FOR SEMICONDUCTOR ELEMENT ISOLATION
(FR) PROCÉDÉ POUR ISOLEMENT D’ÉLÉMENT SEMI-CONDUCTEUR
(JA) 半導体素子の素子分離方法
Abrégé : front page image
(EN)This invention provides a method for semiconductor element isolation, comprising the step of forming a trench in a substrate having an upper surface on which a pad oxide film has been vapor deposited, the step of forming a side wall oxide film on the inner surface of the trench, the step of removing the upper part of the side wall oxide film so that the height of the upper surface of the side wall oxide film is lower than the upper surface of the substrate, the step of forming a gap embedding oxide film in the trench, and the step of removing the pad oxide film to expose the upper surface of the substrate. The step of removing the upper part of the side wall oxide film may be carried out by etching the side wall oxide film with HF gas or NF3 gas. The step of exposing the upper surface of the substrate may be carried out by etching the pad oxide film with HF gas or NF3 gas. Before the step of forming the trench, a nitride film may be vapor deposited on the upper surface of the pad oxide film.
(FR)La présente invention a trait à un procédé pour l’isolement d’élément semi-conducteur comprenant les étapes consistant à former une tranchée dans un substrat doté d’une surface supérieure sur laquelle un film d’oxyde de plage de connexion a subi un dépôt en phase vapeur, former un film d’oxyde de paroi latérale sur la surface intérieure de la tranchée, éliminer la partie supérieure du film d’oxyde de paroi latérale de manière à ce que la hauteur de la surface supérieure du film d’oxyde de paroi latérale soit inférieure à la surface supérieure du substrat, former un film d’oxyde incluant un interstice dans la tranchée, et éliminer le film d’oxyde de plage de connexion en vue d’exposer la surface supérieure du substrat. L’étape consistant à éliminer la partie supérieure du film d’oxyde de paroi latérale peut être mise en œuvre par gravure du film d’oxyde de paroi latérale à l’aide de gaz HF ou de gaz NF3. L’étape consistant à exposer la surface supérieure du substrat peut être mise en œuvre par gravure du film d’oxyde de plage de connexion à l’aide de gaz HF ou de gaz NF3. Avant l’étape consistant à former la tranchée, un film de nitrure peut subir un dépôt en phase vapeur sur la surface supérieure du film d’oxyde de plage de connexion.
(JA) 本発明の半導体素子の素子分離方法は、上面にパッド酸化膜が蒸着された基板にトレンチを形成する段階と、上記トレンチの内側面に側壁酸化膜を形成する段階と、上記側壁酸化膜の上面の高さが上記基板の上面より低くなるように上記側壁酸化膜の上部を除去する段階と、上記トレンチにギャップ埋め込み酸化膜を形成する段階、及び上記パッド酸化膜を除去して前記基板上面を露出させる段階と、を含む。なお、上記側壁酸化膜の上部を除去する段階は、HFガスまたはNFガスを用いて側壁酸化膜をエッチングしてもよく、上記基板上面を露出させる段階は、HFガスまたはNFガスを用いてパッド酸化膜をエッチングしてもよい。また、前記トレンチを形成する段階の前に、前記パッド酸化膜の上面に窒化膜を蒸着させてもよい。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)