(EN) A computer architecture for dependable distributed embedded systems is presented. This architecture consists of a plurality of computational units that are interconnected by a hierarchy of heterogeneous communication networks. At the lowest level, one or more functional units, at least one diagnostic unit and at least one security unit are allocated to a single MPSoC in order to support the dependable operation. These units interact via a deterministic network-on-chip. The unique integration of functionality, dependability and security concerns in a single deterministic SoC is an important innovative aspect of this new architecture.
(FR) La présente invention concerne une architecture d'ordinateur pour des systèmes distribués intégrés fiables. Cette architecture comporte une pluralité d'unités de calcul qui sont interconnectées par une hiérarchie de réseaux de communication hétérogènes. Au niveau le plus bas, une ou plusieurs unités fonctionnelles, au moins une unité de diagnostic, et au moins une unité de sécurité sont affectées à un seul système-sur-puce multiprocesseur de façon à assurer le fonctionnement fiable. Ces unités sont en interaction par l'intermédiaire d'un réseau-sur-puce déterministique. L'intégration unique dans un seul système-sur-puce déterministique des sujets concernant les fonctionnalités, la fiabilité et la sécurité constitue un aspect innovant important de cette nouvelle architecture.