Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2009139574 - DISPOSITIF DE MÉMOIRE ET PROCÉDÉ DE GESTION D'ERREUR DE DONNÉES EN MÉMOIRE

Numéro de publication WO/2009/139574
Date de publication 19.11.2009
N° de la demande internationale PCT/KR2009/002530
Date du dépôt international 13.05.2009
CIB
G11C 16/04 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
04utilisant des transistors à seuil variable, p.ex. FAMOS
G11C 16/06 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
G06F 7/32 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
7Méthodes ou dispositions pour le traitement de données en agissant sur l'ordre ou le contenu des données manipulées
22Dispositions pour le tri ou l'interclassement de données de calculateur sur des supports d'enregistrement continus, p.ex. bande, tambour, disque
32Interclassement, c. à d. association de données disposées dans un ordre de succession donné sur au moins deux supports d'enregistrement en vue de préparer un support unique ou une série unique de supports présentant toutes les données originales dans l'ordre de succession donné
CPC
G06F 11/1072
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
08Error detection or correction by redundancy in data representation, e.g. by using checking codes
10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
1008in individual solid state devices
1072in multilevel memories
G11C 11/5628
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
5621using charge storage in a floating gate
5628Programming or writing circuits; Data input circuits
G11C 11/5642
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
5621using charge storage in a floating gate
5642Sensing or reading circuits; Data output circuits
G11C 16/10
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
10Programming or data input circuits
G11C 16/3454
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
3436Arrangements for verifying correct programming or erasure
3454Arrangements for verifying correct programming or for detecting overprogrammed cells
G11C 2211/5621
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2211Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
562Multilevel memory programming aspects
5621Multilevel programming verification
Déposants
  • SAMSUNG ELECTRONICS CO., LTD. [KR]/[KR] (AllExceptUS)
Inventeurs
  • KIM, Yong June
  • KIM, Jae Hong
  • KONG, Jun Jin
  • CHO, Kyoung Lae
Mandataires
  • MUHANN PATENT & LAW FIRM
Données relatives à la priorité
10-2008-004496415.05.2008KR
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) MEMORY DEVICE AND METHOD OF MANAGING MEMORY DATA ERROR
(FR) DISPOSITIF DE MÉMOIRE ET PROCÉDÉ DE GESTION D'ERREUR DE DONNÉES EN MÉMOIRE
Abrégé
(EN)
Memory devices and/or methods of managing memory data errors are provided. A memory device detects and corrects an error bit of data read from a plurality of memory cells, and identifies a memory cell storing the detected error bit. The memory device assigns a verification voltage to each of the plurality of first memory cells, the assigned verification voltage corresponding to the corrected bit for the identified memory cell, the assigned verification voltage corresponding to the read data for the remaining memory cells. The memory device readjusts the data stored in the plurality of memory cells using the assigned verification voltage. Through this, it is possible to increase a retention period of the data of the memory device.
(FR)
L'invention porte sur des dispositifs de mémoire et/ou des procédés de gestion d'erreurs de données en mémoire. Un dispositif de mémoire détecte et corrige un bit erroné de données lues à partir d'une pluralité de cellules de mémoire, et identifie une cellule de mémoire stockant le bit erroné détecté. Le dispositif de mémoire attribue une tension de vérification à chacune de la pluralité de premières cellules de mémoire, la tension de vérification attribuée correspondant au bit corrigé pour la cellule de mémoire identifiée, la tension de vérification attribuée correspondant aux données lues pour les cellules de mémoire restantes. Le dispositif de mémoire réajuste les données stockées dans la pluralité de cellules de mémoire en utilisant la tension de vérification attribuée. Il est ainsi possible d'augmenter une période de conservation des données du dispositif de mémoire.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international