WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009116517) DISPOSITIF ÉLECTRONIQUE ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/116517    N° de la demande internationale :    PCT/JP2009/055130
Date de publication : 24.09.2009 Date de dépôt international : 17.03.2009
CIB :
H01L 23/12 (2006.01)
Déposants : RENESAS ELECTRONICS CORPORATION [JP/JP]; 1753 Shimonumabe, Nakahara-ku, Kawasaki-shi, Kanagawa 2118668 (JP) (Tous Sauf US).
KANETAKA, Yoshifumi [JP/JP]; (JP) (US Seulement)
Inventeurs : KANETAKA, Yoshifumi; (JP)
Mandataire : KATO, Asamichi; c/o A. Kato & Associates, 20-12 Shin-Yokohama 3-chome, Kohoku-ku Yokohama-shi, Kanagawa 2220033 (JP)
Données relatives à la priorité :
2008-068034 17.03.2008 JP
Titre (EN) ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME
(FR) DISPOSITIF ÉLECTRONIQUE ET SON PROCÉDÉ DE FABRICATION
(JA) 電子装置及びその製造方法
Abrégé : front page image
(EN)Provided is an electronic device having improved reliability of electrical continuity between an interposer substrate having an electronic element mounted thereon and a wiring board. A method for manufacturing such electronic device is also provided. The electronic device is provided with the electronic element; the interposer substrate having the electronic element mounted on one surface; a wiring board having the interposer substrate mounted on one surface; and a plurality of connecting sections which connect the interposer substrate and the wiring board with each other. Among the connecting sections, some are electrically connecting sections which electrically connect the interposer substrate and the wiring board with each other, and the rest are dummy connecting sections which do not cause a functional problem even when not connecting the interposer substrate and the wiring board with each other. The dummy connecting section is at least one of the connecting sections which at least partially overlap with at least the electronic element in planar projection, and preferably, the dummy connecting section exists along the outer edge of the electronic element.
(FR)L'invention porte sur un dispositif électronique ayant une fiabilité améliorée de continuité électrique entre un substrat intermédiaire sur lequel est monté un élément électronique et une carte de câblage. L'invention porte également sur un procédé de fabrication d'un tel dispositif électronique. Le dispositif électronique comporte l'élément électronique; le substrat intermédiaire sur une surface duquel est monté l'élément électronique; une carte de câblage sur une surface duquel est monté le substrat intermédiaire; et une pluralité de sections de connexion qui connectent le substrat intermédiaire et la carte de câblage l'un à l'autre. Parmi les sections de connexion, certaines sont des sections de connexion électrique qui connectent électriquement le substrat intermédiaire et la carte de câblage l'un à l'autre, et le reste est constitué de sections de connexion factices qui ne provoquent pas de problème fonctionnel même lorsqu'elles ne connectent pas le substrat intermédiaire et la carte de câblage l'un à l'autre. La section de connexion factice est au moins l'une des sections de connexion qui chevauchent au moins partiellement au moins l'élément électronique en projection plane, et de préférence, la section de connexion factice existe le long du bord externe de l'élément électronique.
(JA) 電子素子を実装したインタポーザ基板と配線基板との電気的導通の信頼性を高めた電子装置及びその製造方法を提供する。電子装置は、電子素子と、一方の面に電子素子が実装されているインタポーザ基板と、一方の面にインタポーザ基板が実装されている配線基板と、インタポーザ基板と配線基板とを接続する複数の接続部と、を備える。複数の接続部のうち、一部はインタポーザ基板と配線基板とを電気的に接続する電気的接続部であり、その残部はインタポーザ基板と配線基板とを電気的に接続しなくても機能的障害を生じないダミー接続部である。ダミー接続部は、平面投影において電子素子と少なくとも部分的に重複する接続部の中の少なくとも1つであり、好ましくは、電子素子の外縁に沿って存在する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)