Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2009077538 - PROCÉDÉ D'ASSEMBLAGE AVEC REPÈRES ENTERRÉS

Numéro de publication WO/2009/077538
Date de publication 25.06.2009
N° de la demande internationale PCT/EP2008/067652
Date du dépôt international 16.12.2008
CIB
H01L 23/544 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
544Marques appliquées sur le dispositif semi-conducteur, p.ex. marques de repérage, schémas de test
CPC
B81C 2203/051
BPERFORMING OPERATIONS; TRANSPORTING
81MICROSTRUCTURAL TECHNOLOGY
CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
2203Forming microstructural systems
05Aligning components to be assembled
051Active alignment, e.g. using internal or external actuators, magnets, sensors, marks or marks detectors
B81C 3/002
BPERFORMING OPERATIONS; TRANSPORTING
81MICROSTRUCTURAL TECHNOLOGY
CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
3Assembling of devices or systems from individually processed components
002Aligning microparts
H01L 21/187
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
185Joining of semiconductor bodies for junction formation
187by direct bonding
H01L 2223/54453
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2223Details relating to semiconductor or other solid state devices covered by the group H01L23/00
544Marks applied to semiconductor devices or parts
54453for use prior to dicing
H01L 2223/54493
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2223Details relating to semiconductor or other solid state devices covered by the group H01L23/00
544Marks applied to semiconductor devices or parts
54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
H01L 23/544
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
544Marks applied to semiconductor devices ; or parts; , e.g. registration marks, ; alignment structures, wafer maps
Déposants
  • S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES [FR]/[FR] (AllExceptUS)
  • ASPAR, Bernard [FR]/[FR] (UsOnly)
  • LAGAHE, Chrystelle [FR]/[FR] (UsOnly)
Inventeurs
  • ASPAR, Bernard
  • LAGAHE, Chrystelle
Mandataires
  • ILGART, Jean-Christophe
Données relatives à la priorité
075994418.12.2007FR
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) PROCESS OF ASSEMBLY WITH BURIED MARKS
(FR) PROCÉDÉ D'ASSEMBLAGE AVEC REPÈRES ENTERRÉS
Abrégé
(EN)
The invention relates to a process of forming an assembly of at least two substrates with at least one alignment mark, comprising the following steps: a) a step of forming of at least one alignment mark (10) on or in a first substrate (4) or a layer formed on this substrate, b) a first step of assembly of this first substrate, or of a layer formed on this first substrate, with a second substrate (2) or a layer formed on this second substrate, c) a step of thinning of at least a peripheral portion of at least one of the two substrates, in order to have at least one of said alignment marks appear.
(FR)
Cette invention concerne un procédé de formation d'un assemblage d'au moins deux substrats avec au moins un repère d'alignement, comprenant les étapes consistant à : a) former au moins un repère d'alignement(10) sur ou dans un premier substrat (4) ou une couche formée sur ce substrat, b) assembler ce premier substrat ou une couche formée sur ce premier substrat avec un second substrat (2) ou une couche formée sur ce second substrat, c) amincir au moins une partie périphérique d'au moins un des deux substrats, afin d'exposer au moins un desdits repères d'alignement.
Dernières données bibliographiques dont dispose le Bureau international