Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2008099600 - PROCÉDÉ DE MODULATION DE CODAGE ET SYSTÈME DE MODULATION DE CODAGE

Numéro de publication WO/2008/099600
Date de publication 21.08.2008
N° de la demande internationale PCT/JP2008/000208
Date du dépôt international 12.02.2008
Demande présentée en vertu du Chapitre 2 12.12.2008
CIB
H03M 13/19 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
13Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
03Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.à d. mots de code contenant plus de chiffres que les mots source
05utilisant un codage par blocs, c.à d. un nombre prédéterminé de bits de contrôle ajouté à un nombre prédéterminé de bits d'information
13Codes linéaires
19Correction d'une seule erreur sans utiliser les propriétés particulières des codes cycliques, p.ex. codes de Hamming, codes de Hamming étendus ou généralisés
CPC
H03M 13/116
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
13Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
05using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
11using multiple parity bits
1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
1148Structural properties of the code parity-check or generator matrix
116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
H03M 13/1185
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
13Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
05using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
11using multiple parity bits
1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
1148Structural properties of the code parity-check or generator matrix
118Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
1185wherein the parity-check matrix comprises a part with a double-diagonal
H03M 13/1188
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
13Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
05using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
11using multiple parity bits
1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
1148Structural properties of the code parity-check or generator matrix
118Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
1185wherein the parity-check matrix comprises a part with a double-diagonal
1188wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
H03M 13/255
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
13Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
255with Low Density Parity Check [LDPC] codes
Déposants
  • パナソニック株式会社 PANASONIC CORPORATION [JP]/[JP] (AllExceptUS)
  • 江 浩 JIANG, Hao (UsOnly)
  • 徐 明 XU, Ming (UsOnly)
  • 西尾 昭彦 NISHIO, Akihiko (UsOnly)
  • 栗 謙一 KURI, Kenichi (UsOnly)
Inventeurs
  • 江 浩 JIANG, Hao
  • 徐 明 XU, Ming
  • 西尾 昭彦 NISHIO, Akihiko
  • 栗 謙一 KURI, Kenichi
Mandataires
  • 鷲田 公一 WASHIDA, Kimihito
Données relatives à la priorité
200710084045.112.02.2007CN
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) ENCODING MODULATION METHOD AND ENCODING MODULATION SYSTEM
(FR) PROCÉDÉ DE MODULATION DE CODAGE ET SYSTÈME DE MODULATION DE CODAGE
(JA) 符号化変調方法および符号化変調システム
Abrégé
(EN)
Disclosed is a encoding modulation method and others which can improve noise resistance ability and the encoding modulation gain of the LDPC code (low density parity-check code). The encoding modulation method includes: a classification step for classifying the LDPC encoding bit depending on whether it can constitute a stopping set of size x in a Tanner graph of LDPC code; a calculation step for calculating the number of stopping sets of size x which can be formed by using each LDPC encoding bit; a judgment step for judging whether the encoding bit classification request of the system can be satisfied; and an increment step for incrementing the size x by 1 if the judgment result is 'No'. The classification step, the calculation step, the judgment step, and the increment step are repeatedly executed until the judgment result 'Yes' is obtained. Thus, the LDPC encoding bits are classified into a plurality of groups having different error correction abilities.
(FR)
L'invention concerne un procédé de modulation de codage et d'autres qui peuvent améliorer une aptitude de résistance au bruit et le gain de modulation de codage du code de contrôle de parité à faible densité (LDPC). Le procédé de modulation de codage comprend les étapes suivantes: de classification pour classifier le bit de codage LDPC en fonction du point de savoir s'il peut constituer ou non un ensemble d'arrêt de dimension x dans un graphique de Tanner du code LDPC ; de calcul pour calculer le nombre d'étapes d'arrêt de dimension x qui peuvent être formées par l'utilisation de chaque bit de codage LDPC ; de détermination pour déterminer si la requête de classification de bit de codage du système peut être satisfaite ou non ; et d'incrémentation pour incrémenter la dimension x de 1 si le résultat de détermination est « Non ». Les étapes de classification, de calcul, de détermination et d'incrémentation sont exécutées de manière répétitive jusqu'à ce que le résultat de détermination « Oui » soit obtenu. Ainsi, les bits de codage LDPC sont classés en une pluralité de groupes ayant différentes aptitudes de correction d'erreur.
(JA)
 LDPC符号(低密度パリティ検査符号:Low Density Parity-Check Code)のノイズ耐性能力および符号化変調利得を向上させることができる符号化変調方法等を開示する。この符号化変調方法は、LDPC符号のタナーグラフにおいて、サイズxのストッピングセットを構成できるか否かをよってLDPC符号化ビットを分類する分類ステップと、各LDPC符号化ビットを用いて構成できるサイズxのストッピングセットの数を求める算出ステップと、システムの符号化ビット分類要求を満たすことができるか否かを判断する判定ステップと、判定結果が「NO」である場合には、サイズxを1インクリメントする増加ステップと、を有し、判定結果が「YES」となるまで、上記分類ステップと、算出ステップと、判定ステップと、増加ステップとを繰り返し、LDPC符号化を誤り訂正能力が異なる複数のグループに分類する。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international